# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS.

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(11) 6本区特許庁 (JP)

### ....公開特許公報 (A)

()))特征出现公然委员

特開平8-306853 (43)公献日 平成8年(1996) 11月22日

•						
(\$1) Int. Ct. *	取別記号	疗内整理委员	FI			
HOIL 23/50			HUIL 23/50			在祝表示医历
21/60	111		21/60	311	:	
23/12			13/21	•11	•	
13/18	•		23/12		1	•


		专工以次:	表技术 既求項の款17 OL (全20页)
(31) 出现委员	特殊平7-110380	(71)出票人	0 0 0 0 0 5 2 2 3
	<b>-</b>		富士通典式金社
(22) 出版 6	平成7年(1995)5月9日		神奈川県川崎市中原区上小田中 4 丁目 1 章
			1 🖣
		(72) 兒明書	大福 田井
			神家川県川県市中原区上小田中1015春
			地 富士通族式会社内
	•	(71) 発明者	
			神奈川県川朝市中原区上小田中1015巻
			地 富士通牒式会让内
		(74)代理人	弁理士 伊東 忠志
		i ·	
	<u> </u>		最終質に抗く

### (54) 【発明の名称】半導体装置及びその製造方法及びリードフレームの製造方法

#### (57) 【景约】

【目的】本見明に半途体チップ及びリードを展覧耐止し た株成を有した半部体製屋及びその製造方法及び当広半 4.屋に用いるリードフレームの製造方法に貸し、半 ははテップのほ気性を維持しつつ外部な葛培子の反応 化、 製品コストの低減及び生産効率の向上を出ることを

【校柱】 第1のピッチで電優パッド6が形成された半部 ップでと、見味パッドもとワイヤ8を介して電気的 に歴史されるリード3と、半導体チップ2を対止する針 止水障すどを具備する半線体延度において、約記リード 3 に外名技式は子となる突起 9 を上記第1のピッチと変 なる第2のピッチで形成すると共に、向記針止当時4が **電低パッド6とリード3との間に引き回されたワイヤ8** を対止し、かつ町記典記9も貫出させるよう配収したも



(特許証本の範囲)

【は求項1】 第1のピッチにて形成された見様パッド が形成された半導体チップと。

前記章様パッドと配線を介して電気的に指摘されるリー ۴Ł.

和記半級体チップを封止する封止総額とを具備する単語 体征置において、

叔妃リードに外部技統第子となる突起を、上記第1のピ ッチと異なる第2のピッチで形成すると共に、

き回された配線を封止し、かつ南記兵足を兵出させるよ う記立されることを特定とする早級体征は、

【延朮項2】 第1のピッチにて形成された電極パッド が形成された半導体チップと、

**前記章様パッドと記載を介して章気的に往訳されるリー** ۲Ł.

前記半導体チップを封止する封止形理とを具備する半導 体禁煙において.

和記リードに外部接続選子となる交起を上記第1のビッ チと異なる第2のピッチで形式すると共に、

羽記半導体チップに形式された前記電響パッドの記念器 を基準とし、森尼尼森面における前記針止機場の序さ が、前記配改革から前記突起までの高さ寸注以下で、か つ何記記改革から和記記録までの高さ寸法以上となるよ う構成したことを特徴とする半導体禁煙。

【雄求項3】 ・ 森求項1または2記載の半導体装置にお IT.

**□記半温体チップと前記リードとモポリイミド原を接着** 『として接合したことを特徴とする単級体祭課。

:装置において.

1尼交配を前記リードと一体的に形成したことを特定と "る半導体装置。

「請求項 5 】 「請求項 1 乃至 4 のいずれかに記載の半さ 主意において、

記記載としてワイヤを用いたことを特徴とするサ場体

技术項6) は求項1乃至5のいずれかに記載の半級 芝葉において.

丝状項7] 外部技統領子となる部位に突起が形成さ てなるリードを形成するリード形成工程と、

記り一ド或いは半退休テップの少なくとも一方にポリ ミド度を配款し、前記ボリイミド属を介着させて応記 ードと応記半導体チップを無定性圧力で停圧しかつ系 ままに広がすることにより、 町配ポリイミド原をはな 11、京都在19年人人会将出海过去,世人乡林会学人和

ードとを配算を引き回し程度することにより、 前記章機 パッドと前記り一ドとも発気的に住席する程度工程と、 前花記算及び前記申请体チップの所定見店或いは全部を 封止すると共に、 駒紀葵居の少なくとも幕面を貫出する よう好止覚疑を記念する好止覚罪記念工法とを共保する ことを特殊とする単導体基理の製造方法。

【諸京項8】 諸宗項7応並の半退化温度の製造方法に おいて.

前記法合工程でポリイミド葉により向記リードと前記率 森尼封止指揮が前記を揮パッドと約記り一ドとの間に\$1 10 媒体チップも推撃する数。約記ポリイミド駅として角面 に熱可塑性を有する推理剤を記載したものを用いたこと を特殊とする半級体経費の製造方法。

【森太孫9】 ・ 武太孫7 または8 紀虹の半選弁弘章の登 造方性において、

前記技能工程で、前記電道パッドと前記リードとモダイ レクトリードボンディング注により名気的に往戻したこ とも特徴とする半導体整度の製造方法。

【鉄珠珠10】 インナーリード部とアウターリード部 とも有した複数のリードが形成されたリードフレームに 10 BUT.

前記アウターリード部のリードピッチに対して前記イン ナーリード似のリードピッチを小さく双定すると共に、 RRアワターリード部に一体的に交起を形成したことを 特殊とするリードフレーム。

(資水項11) 緑水項10記載のリードフレームにお NT.

前尼アウターリード部のリードピッチ (P...) と前記 突足の形式位置における前記リードの厚さ(W)とが略 写しく(P... ≒W)、かつ物記インナーリード部のリ 【紋求項4】 「は求項1万至3のいずれかに記載の半さ 30 ードビッチ(P...)が訴記アウォーリード系のリードビ ·ッチ(P...)の基本分のピッチ(P...=P... / 2) であることを特徴とするリードフレーム。

【雑求項12】 雑求項10または11記載のリードフ レームの製造方法において、

基材に前記交配の形成位置にマスクモ記載した上で、同 2番杯に対してハーフエッテングを行う第1のエッテン グエせと、

前記第1のエッチング工管の具て後、前記リード形式位 産にマスクを配款した上で、前記基材に対してエッチン 記支起にパンプを形成したことを特徴とする半温体管 (0) グモ行いリードを形成する第2のエッテング工程とそま 仮することを特定とするリードフレームの製造方法。

【数求項13】 数求項10または11記載のリードフ レームの製造方法において、

重ね合わせることにより前記交配の所定器を寸法となる よう延歩が退定された第1の基材と第2の基材を用き

**応見男(の名がに、中面視した際に前記り一トのだけと** narque duraes andre, se estar en 屋下るよう交配パターンを形成下を交配パターン形成工 程と、

前記リードパターンが形成された前記第1の番材と、前記祭品パターンが形成された前記第2の番材を食ね合わせ、前記祭品の形成位置において前記リードパターンと前記祭品パターンが推薦されるよう前記第1の番材と前記第2の番材とを接合する接合工程と、

前記第1の基料及び第2の基材の不要配分を比立する地 モ工程とも異体することを特徴とするリードフレームの 製造方法。

【請求項14】 請求項10またに11尼型のリードフレームの製造方法において、

基材に、平面接した風に和記り一ドの形状となるようリードパターンを形成するリードパターン形成工程と、和記り一ドパターン形成工程は、形成されたリードパターンの所定位置に和記交配を形成する交配形成工程とを具備することを特徴とするリードフレームの製造方法。 【蘇求項15】 独求項14記載のリードフレームの製造方法において、

前記契認形成工程は、前記リードパターンの所定位置に 10 パンプを単数或いは接数限み重ねることにより前記契起 を形成したことを特徴とするリードフレームの製造方 法。

【は求項16】 は求項14足数のリードフレームの負 造方法において、

和記典尼杉成工程は、約記リードパターンの所定位置に 連 電性部材を配放することにより森記典記を形成したこ とを特面とするリードフレームの製造方法。

【建学項17】 は水原14亿型のリードフレームの包 後方法において、

和記典足形成工程は、前記リードパターンの所定位置を 盟性加工することにより和記典記を形成したことを特徴 とするリードフレームの収逸方法。

#### 【見明の拝線な説明】

[0001]

【産業上の利用分野】本見明は半線体装置及びその製造 方法及びリードフレームの製造方法に振り、特に半線体 テップ及びリードを製造対止した機成を有した半線体装 置及びその製造方法及び当該半線体装置に用いるリード フレームの製造方法に関する。

【0002】近年、電子機関のダウンザイジング化に体い、単連体装置の本田度化及び単連体装置の本田度実置化が図られている。一方で、電子機関の信頼性の同じし型まれており、これにはい半準体装置の信頼性も同じませる必要がある。更に、半準体装置は登品コストの低度も設まれている。

(0003)よって、上記したを要求を構足しうを主席 本名なが空まれている。 ップチップ方式の実装接達が売られており、マルチ・デップ・モジュール(MCM)において広く思いられておる。このMCMで用いるフリップチップではない。を取り、ペステチップ(ペアチップ)の電話パップを形成しておき、このペアテチップを基づいておけ、に形成されたな気性のにフェースをプレングであるとにより実体である。(0005)上記のフリップチップ方式の実体機能を用

いることにより、高を皮に半導体系数をデザーボードに 配放することが可能となり、またペアチップに原位形成 されたパンプを用いてマザーボードに電気的に接続され るため、電気的特性を向上させることができる。 {0006}

【発明が解決しようとする意識】しからに、密設訂止がされていないペアチップは、耐熱性、保険的強度、及び耐度性が弱いという問題点がある。また、ペアチップに形成されている電極パッドに直接パンプが形成された配接機理子を形成するため、ペアチップに形成されているでは、ドのレイアウトがそのままが部接機罐子(パンプ)のレイアウトとなってしまう。

【0007】一般に半線体チップの電域パッドのレイアクトは半線体製造メーカ紙に具なっており、従って両に放成を有する半線体接便であっても、ユーザ側で半線体接便の程制(製造メーカ)に対応するようマザーボードの配数パターンを設計する必要がある。このように、従来のペアチップを用いた実装構造では、半導体基度の外部電極電子の原体化がされていないことにより、生態体装置とマザーボードとのマッチング性に欠け、ユーザ側での負債が重くなるるという問題点があった。

10 (0008)また、これを解決するためにチップ表面に プロセス監理を行い、配路を引き回すことにより選集化 を図ることが考えられるが、この様式では配表の引き回 しに本稿度を有する多くの工程を必要とし、製品コスト の上昇及び生産効率の低下を招いてしまうという問題点 があった。

【0009】 本見朝は上記の点に思ふてなされたものであり、半途体チップのは気性を維持しつつか配電極ボデの特性が、製品コストの配成及び主産公司の向上を回りうる半途体裏電及びその製造方法及びリードフレームの製造方法を提供することを目的とする。

[0010]

【四種を常及するための手絵】上記の課題は下記の各手段をはじることにより解及することができる。は求項1 記載の見明では、第1のピッチにて形成された電域パッドが形成された中央体チップと、訳記電域パッドと記録を介して電気的に作及されるリードと、記記中級はチップを打止するやにを確定されるリードと、記記中級はチップを打止するやにを確定される。

された配料を封止し、かつ前紀交尾を耳出させるよう配 立されることを特徴とするものである。

[0011] また。 建求項 2 足式の見明では、 第1のビ ッチにて形成された電径パッドが形成された半導体チッ プと、何記竜極パッドと配ધを介して遺気的に接続され ろりードと、前記半導体チップを封止する対止影響とそ 見貫する半さ体装置において、前記リードに外部技術試 子となる英庭を上記録1のピッテと異なる第2のピッチ で形成すると共に、前記半選体チップに形成された前記 全色パッドの記載面を基準とし、前記記載面における前(1) 記封止部院の序さが、前記記章をから前記失名をでの高 . さ寸法以下で、かつ前応配配置面から前応配員までのあさ 寸注以上となるよう構成したことを特徴とするものであ

【0012】また、独求項3記数の発明では、前記録求 項1または2記載の半退体装置において、前記半退体チ ップと前記り一ドとをポリイミド蘇を推着剤として接合 したことを特益とするものである。

【0013】 三た、独求項4記載の発明では、和記述求 項1万至3のいずれかに応収の半導体装置において、和 10 耕では、前記算法項10至たは11記載のリードフレー 花突起を前記リードと一体的に形成したことを特徴とす ろものである。また、政策項5記載の発明では、和記録 求項1乃至4のいずれかに記載の半導体装置において。 **劇児記録としてワイヤを用いたことを特定とするもので** 8 S.

【0014】生た、請求項6記載の発明では、顧記請求 項1万至5のいずれかに記載の半導体装置において、蔚 紀久はにパンプを形成したことも特徴とするものであ る。また、蔬求塔7記載の発明では、半導体基礎の製造 方法において、外部は武策子となる部位に突起が形成さ れてなるリードを形成するリード形成工程と、前足リー ド或いは単語はチップの少なくとも一方にポリイミド艇 を配送し、前花ポリイミド単毛介在させて前記リードと **科記半導体チップモ所定押圧力で押圧しかつ所定温度に** か無することにより、 かごポリイミド菜を度を刺として 可尼リードと可尼キ場体テップとを確合する指含工程 と、何紀十進はチップに形成されている名様パッドと前 2リードとを定義を引き回し注意することにより、 前庭 支援パッドと前記リードとで意気的に推議する推助工程 こ、和記記は及び心記半導体チップの所定的医症いに全 (0)ろよう如記第1の番号と心に実2の番号とを持合する所 5.も対止するど共に、約記兵名の少なくとも電流を奪出 **でるよう封止を指を配放する対止制度配放工程とを負債** ~うことを行せとするものである。

(0015)また。技术項8記載の発明では、前記技术 - 7 記載の単語体装置の登记方法において、前記後合立 でポリイミド無により約記り一ドと前記半端はデップ 推着不名称,都经常可可求申请として原置に好到要性 有する接受的を配びしたものを言ったことを呼びらす

項7または6に記載の中途体禁風の製造方法において、 前記度校工程で、前記電極パッドと前記リードとモダイ レクトリードボンディング性により考案的に復席したこ とそがほとするものである。

【0017】また、は水頂10匹低の発明では、インナ ーリード配とアウターリード配とそ有した耳をのリード がお成されたリードフレームにおいて、が足てつターツ ード舞のリードビッチに対して乾起インナーリード記の リードピッチを小さく設定すると共に、収応アつターリ ード部に一体的に突起を形成したことを特容とするもの てある.

【0018】また。は京項11記載の発明では、和記録 ま項10疋載のリードフレームにおいて、 応光アクター リード郎のリードピッテ(P...) と式記文品の形式位 速における前記リードの歩き (W) とが移転しく (P ... hw). かつ約記インナーリード島のリードビッチ (Pi.) が設定アウターリード群のリードビジチ (P ... ) の精半分のピッチ(P..=P... / 2) であるこ とそ特殊とするものである。また、ロボ県12記載の見 ムの製造方法において、番材に前記交易の形成位置にマ スクモ配投した上で、前記書材に対してハーフエッテン グモ行う第1のエッチング工度と、前記第1のエッチン グ工程の終了後、前記リード形成位置にマスクを配放し た上で、収記番材に対してエッテングを行いリードを形 紅ずっ葉2のエッチング工程とそ具部することを特徴と **するものである。** 

【0019】生た、武术項13尼亚の兄弟では、前記試 求項10または11記載のリードフレームの登進方法に おいて、重ね合わせることにより前花交易の原定系を寸 **たとなるよう症尿が返走された第1の番目と第2の番目** を展念し、前記舞1の基材に、平面接したほに前記リー ドの形状となるようリードパターンモ形成するリードパ ターン形成工程と、和記賞2の基料に、少なくとも前記 突起の形成位置に位置するよう突起パターンを形成する 交扈パターン形成工権と、前記リードパターンが形成さ れた府記第1の基材と、前記英名パターンが形成された 取記第2の基材を重ね合わせ、数記典記の形成位置にお いて前記リードパターンと前記突起パターンが検着され 合工権と、取記第1の番組及び第2の番組の不要配分を 除去する除去工程とを具属することを特徴とするもので **53.** 

(0020) また、経球項14花板の発明では、応記器 ペティッピ たに 11 記載のリードフレームの配金方法に おいて、番材は、単面接した際に商記り一ドのおけるな きょうりートバターシを形成でもりードバターシャポエ G - F::

4.6

【0021】また、技术項15元数の見明では、前応日 求項14元数のリードフレームの型造力圧において、前 記交起形成工程は、前記リードパターンの所定位置にパ ンプを単数或いは拡散核分量ねることにより前記突起を 形成したことを特徴とするものである。

(0022)また、球球項16尼電の発明では、和記録 球項14尼載のリードフレームの製造方法において、配 足突起形成工程は、和記リードパターンの所定位置に導 を性節材を配放することにより和記交配を形成したこと を特定とするものである。

【0023】更に、は太原17記載の発明では、森北県 太原14記載のリードフレームの製造方法において、和 記典認形成工程は、和記リードパターンの所定位置を登 性加工することにより和記典記を形成したことを特別と するものである。

[0024]

【作用】上記したも手数は、下記のように作用する。足 求項1及びは求項2記数の発明によれば、半額体チップ は対止的時により対止されるため、耐熱性、機械的速度 及び副虚性を向上させることができる。また、電極パッ ドモリード及び配路を無いて引き回すことができるため、リードのレイアウトを電極パッドのレイアウトに向 わらず設定することが可能となり、実体基底とのマッチ ング性を向上させることができる。また、対止指揮は引 き回された配数を確実に保度するためこれによっても信 残性を向上させることができ、また外部情報媒子は対止 財庫から露出しているため実質基底との意気的接段を応 気に行うことができる。

【0025】また、は水項3記載の見明によれば、送水 半部体チップとリードとの絶縁材として配益されるポリ 30 イミド原を接着柄として用いてるため、半級体チップと リードの絶縁とほ合を一括的に行うことができる。よっ て、絶縁材と復考剤とも別載に配数する構成に比べて構 造の簡単化及び製造の容易化を取ることができる。

(0026)また、緑本質42数の発明によれば、突起をリードと一体的に形成したことにより、突起とリードを別處の材料により構成する場合に比べて構造の原単化を図ることができる。また、緑本原5記載の発明によれば、記載としてワイヤを用いたことにより、何記したな低パッドとリードとの間における記録の引き回しをする。に行うことができる。

【0028】また、原用工程では半途体チップに形成されている電極パッドと転記リードとを配換を引き回した 現下るため、この引き回しを建立な定することにより、 を提パッドのレイアウトに見してリードのレイスでした。 変更することが可能となる。また、半点体接近にリード 変更することが可能となる。また、半点体接近になり、 を成工程、接合工程、接尿工程及び対止関節に放工程で も工程のみて対距される。このように少ないでは、 に表面が製造されるため、生産効率を向上させることが できる。

ı

【0029】また、経球項目記載の発明によれば、ポリ イミド朝として無菌に無可塑性を寄する接着剤を配益し たものを用いろことにより、ポリイミド辰に印加するは 医等を所定範囲内に制御することなく接合処理を行うこ とだてもろため、ほ合蛇根を容易に行うことができる。 [0030]また、森水頂9記載の発明によれば、接続 工程で、電極パッドとリードとをダイレクトリードボン 、 ディング佐を用いて章気的に接続するため、原足かつ程 実に電極パッドとリードとの接続処理を行うことができ る。また、は京項10及び歴末項11記載の見明によれ ば、アウターリード部のリードピッチに対してインナー リード部のリードピッチが小さく立定されているため、 インナーリード部が電気的に接続される半導体チップの ユ氏パッドの配数ピッチが小さくてもこれに対応させる ことができ、かつ実装高板と電気的に住民されるアウタ ーリード邸のリードピッテは大きいため、実装基匠への 英葉位を向上させることができる。また、安配がアウタ ーリード邸に形成されることにより、この交配を外記は 映場子して用いることができ、これによっても実生性を 向上させることができる。

【0031】また、最本項12記載の見明によれば、東1のエッチング工程において発起の形成位置にマスクを配成した上で基材に対してハーフェッチングを行うことにより、中間形成位置を除く部分の仮原を有くし、更に第2のエッチング工程においてリード形成位置にマスクを配数した上で第1のエッチング工程が終了した基材に対してエッチングを行うことにより、交配が一体的に形成されたリードを形成することができる。

【0032】ここで、リードを形成するロにリードのピッチに基材の住所により表定されてしまう。具体的には、リードのピッチは基材の低度と結算しいピッチにしか形成することはできない。よって、頂い成原を無いるセリードピッチを表ピッチ化することができる。

【0033】ところが、突起が形成されるリードでは基材の底部は突起の高さにより決まってしまい、突起の存さと等しい底原を有する基材を単にエッチング処理したのでは確ピッチのリードを形成することができない。しからに、上記のように素!のエッチング工程においてき

も狭ピッチのリード形成を行うことが可能となる。同。 上記説明から朝らかなように、交起の足数ピッチに基材 の仮耳と結等しいピッチまで後ピッチ化することができ

(0034)また、技工項13疋数の発明によれば、第 1 の高材及び第2の番材に重ね合わせることにより突起 の历史本さ寸法となるよう低度が選定されているため、 各番材の仮原は突起の高さ寸法より小さな厚さとされて、 いる。リードパターン形成工権では、この版序の詳い集 1 の名材に対してリードの形状となるようリードパター (0 0 4 1)また、インナーリード包3gと単説体チッ ンを形成するため、先に苁耕した仮序とリードピッチの 関係により、形成されるリードパターンのリードピッチ を狭ピッチ化することができる。

【0035】また、突起パターン形成工程において第2 の基材に少なくとも何記典是の形式位置に位置するよう 英尼パターンを形成し、接合工程において上記第1の基 材と第2の基材を異ね合わせ複合することにより、交応 の形成位置においてリードパターンと突起パターンが很 履され、この位置における板厚は交起の所定高さとな る。続く除去工役では不要部分が除去されりードが形成。10 ている。 される.

【0036】従って、上記のようにリードパターンの形 丘等には佐草は薄いためリードピッチを狭ピッチ化する ことができ、また英忍形成位置においてはリードパター ンと穴程パターンが技器されることにより所定器さの突 起を窓ሲすることができる。また、彼求項14記載の発 男によれば、リードパターンを形成するリードパターン 形成工程と、癸戌モ形成丁る癸巳形成工程とモ別なに行 うことにより、番材の厚さも異足の素さに向わらず選定 することができ、よって違い名材を思いることによりリー10 厚さ(②中、矢印目で示す)が、底屋から交配9の先端 ードパターンの孩ピッチ化を固ることができる。また. 突起形成工程においては、任意の高さを有する突起も反 成することが可能となり、設計の自由度を向上させるこ とがてきる.

【0037】更に、歴状項15万重17亿歳の発明によ れば、突起形成工程において突起の形成を写真に行うこ とがてきる.

[0038]

【実施例】次に本見明の実施例について図面と共に反映 する。図1及び図2は、本発明の一実施例である半途体 (0) 集置1を示している。 図1は半導体装置1の新面図であ り、また図2は半端炸袋度1そ症薬図である。

(0039) お回に示されるように、半端体禁定 1 は大 結すると半導体チップで、複数のリードで、対止性な 1.及びパンプ5年によりは成されている。半年はテッ プ2は、医療の中央位置に指揮の電極パット 6 が一形に 利望されている。主席、複数のサード3は、ディインボ

(0040)このポリイミド原7は、半端体テップ2の 上二に応応された回発医2Aとリード3とそ考集的に絶 ほする絶縁部材として機能すると共に、接近するように ポリイミド展7は本場体テップ2とリード3とを住会す ろ度豊敵として屈頼している。このように、ポリイミド 展 7 に絶後部材と推着病の双方の機能を所たせることに より、絶迹材と圧緩期とも制度に記載する株式に比べ、 半選体装置 1 の構造の簡単化及び製造の容易化を図るこ 一とができる。 .

1 C

プ2に形成された発揮パッド6との間にはワイヤをか足 泣されており、このワイヤミモ介して半選件テップ2と リード3は電気的に投放された根瓜とされている。烹 に、モリード3に放けられたアウターリード最36の死 定位置には、外部推荐或子となる交易9が一体的に形成 されている。上記は虹とされたリード3は、そ回に示さ れるようにその大部分が中耳はチップ2の色面上に配収 された株成の、いわゆるリード・オン・チップ(LO) C) 横造となっており、半寒体装量1の小変化が図られ

(こ:(2)また、封止無限4位例えばエポキシ明保上 りなり、彼述するようにモールディングにより形成され ている。この対止世間4は、半葉体チップ2の底面及び 剣笛の示定範囲に配益されている。しかるに本実施例で は、単導体チップでの上面においては、放熱性を向上さ せる面より対止態症はは配益されていない構成とされて いる。。

【0043】上記封止密幕4は、半点はチップ2の電塔 パッド6の配位面(色面)も基準とし、この圧圧からの までの高さ寸法(配中、矢印Wで示す)以下で、かつ兵 節からワイヤ8のループ是上部までのあさ寸圧(図中、 矢切りで示す)以上となるよう構成されている(カSH ≦W)。この機成とすることにより、疾起9の少なくと も先端部98は従来に対止訳牒4から成出し、またワイ ヤを及び突起りの背出部分を除くリード3は対止省時々 に対止された異症となる。

【0044】このように、本実元氏の非単体製造1は、 半端体テップ2の所定電図(上面を終く配位)を封止権 #\*・\*\*\*止された機成となるため、耐熱性、機械的強度 及び引因性を向上させることができる。また、対止を辟 4はワイヤ8を確実に保護するため、これによってもお 温体征度1の信仰性を向上させることができ、更に外部 茂茂端子となる交起9の少なくとも先端節92は花貫に 打止な様々から耳出するため、天装器を10との意気的 度規を確実に行うことができる。

10045) ここで、空でを用いても過せる。できの点

ている。原図に示されるように、リード3に保護するインナーリード配3 aのリードピッチ(②中、矢印P...で示す)が原在するアウターリード配3 bのリードピッチ(②中、矢印P...で示す)よりも小さくなるよう形成されている。具体的には、インナーリード配3 aのリードピッチP...はアウターリード部3 bのリードピッチP...の結半分のピッチ(P...ロP...・/2)となるよう構成されている。また、後に非述するように、アウターリード。
リード。野ュトのリーンピッチP...は突起9の形成位置へ、におけるリード3の席さWとが話写しくなるよう構成さ 10れている(P... 与W)

【0046】上記のように、アウターリード部3BのリードピッチP... に対してインナーリード部3aのリードピッチP... が小さく立定されることにより、インナーリード部3aが最低的にほぼされる半部体チップ2の最近パッド6の配数ピッチが小さくてもこれに対応させることができ、かつ実装基底10と電気的に接続されるアウターリード部3b(変起9)のリードピッチP... は大きいため、半部体装置1の実装基板10に対する実装性を向上させることができる。

【0047】一方、本実施例に係る半線体を図1は、半線体チップ2に配設されている電医パッド6に個様パンプ5を形成し実装基板10に接続するのではなく、電板パッド6とインナーリード感3aとの間にウイヤ8を引き回した上でリード3を介して実装基板10に投配する機成とされている。従って、電極パッド6をリード3及びワイヤ8を用いて引き回すことができるため、リード3のレイアウトを電極パッド6のレイアウトに向わらず設定することが可能となる。

【0048】其体的には、図2に示す例では、半3体チ 10 ップ2の中央に形成されている電極パッド6をワイセ8 及びリード3を用いて引き回し、外部推放電子となる突起9を半端体テップ2の外周位置に引き出している。また、図3に示されるように、電極パッド6が半端体チップ2の外周位置に形成されている場合には、本発明を選用して電極パッド6をワイセ8及びリード3を用いて引き回すことにより、電極パッド6の形成位置より内側に外部推成電子となる突起9を形成することも可能である。更に、図4に示されるように、外部排放電子となる突起9を半退体チップ2の外側位置に配設することも可能を設める。

【0049】このように、電極パッド6をリード3及びフイヤ8を用いて引き回すことが可能となることにより、実際基底10と単導体装置1とのマッチング性を向上させることができ、外部技術選子となる実起9のレイフラトを厚切外部技術電子のレイフラトに写真に立定ることができる。よって、主張体書画1を用いるユーザ町の発生を呼ばれることへてきる。

は、リード形成工程、符合工作、技術工程及び打止を投 配数工程の基本となる4工程と、これに付属するパンプ 形成工程、放棄工程の2工程を行うことにより転送され る。以下、各工程毎に放供するものとする。

【0051】図5万室図9はリード形成工程の第1天展別を示している。このリード形成工程は、リード3の名材となるリードフレーム11を形成するための工程であっ。リードフレーム11を形成するには、先ず区5に示されずような平板状の変材12を展象する。このを含12は、例えば4.2アロイギのリードフレーム材料であっり、またその板棒は形成しようとする突起9の高させたWと等しいものが選定されている。

(005.21 上記の番料12に対しては、元十四6に示されるとうと72.213 (包地で系十)が日かられる。 このマスク13は、死主の交長9の形式位置(図中、5 元7号14で示す)及びクレドール形式位置(図中、5 元符号15で示す)に配定される。

(0053) 上記のようにマスク13が配放されると、 疣いて各材12に対してハーフエッチング処理(第1の エッチング工権)が実施される。本実路側においては、 ウエットエッチング性により基材12に対してハーフエッチング処理を行っている(ドライエッチング処理を行っている 他のエッチング方性を用いることも可能である)。また エッチング時間は、エッチングにより浸食される配分 (回6で自住をで示される配分)の厚さが、基材12の 板厚Wの半分の寸性(W/2)となるよう意定されてい

【0054】このハーフエッチング処理が終了し、マスク13モ取り終いた状態を取了に示す。この状態では、発起9の形成位置14及びクレドール形成位置15のみが元の基は12の厚さWモ税持しており、地の部分(ひ飛符号16.で示す)はハーフニッチングによりその厚さ寸法はW/2となっている。

【0055】上記のようにハーフェッチング処理が終了 する。 扱いて図書に示されるように所定のリード3の形成位置(伊原符号18で示す)及びクレドール形成位置 15にマスク17(似地で示す)を配数した上で、この 芸材12に対してエッチング処理を行う。

【0056】上記のようにマスク17が配款されると、 扱いて番材12に対してエッチング型理(第2のエッチング工程)が実施され番材12のマスク17が配取立れ た位置以外の部分を除去する。これにより、回りに示す リード3の所定的状を有した状態のリード3を具備する リードフレーム11が形成される。前、必要に応じてこ のリードフレーム11の所定記憶(リード3の形成位 二、にニッツキ等を振してもよい。

(0057) このようにお成されたリードフレール 1 1 に ニードラグノンニーリー・ロフン・アクターソート

ーリード配3 a 及び突む9の形式位置を除くアウターリード部3 b の厚さ寸法はW/2となってる。

【0058】ここで、リードピッチと基材12の仮序との関係について収明する。何記したように、リード3を形成する際にリード3のピッチは基材12の版序により決定されてしまい。具体的にはリードピッチは差材12の低序と経等しいピッチにしか形成することはできない。よって、基材12の低序が薄い程リードピッチを映。ピッチ化することができる。

【0059】ところが、突起9が形成されるリード3で 10 は高材12の低厚は突足9の高さにより次まってしま い、突起9の高さと等しい底厚を有する基材12を単に エッテング処理したのでは狭ビッチのリードモ形成する ことができない。しかるに、上足したように無しのエッ チング工程においてハーフエッチング処理を実施するこ とにより、突尼形成位置14を除き基材12の低厚を育 くし(約W/2の仮序となるようにする)、更にこの度 くされた坂厚モ有する部分に第2のエッチング工程を実 近してリード3を形成することにより、突起9を有する リード3であっても狭ビッチ(図1に示されるリードビ 28 ッチP...) のリード形成を行うことが可能となる。ま た、肉体の埋出により、突起9(アウターリード部3 b) の配款ピッチ (P... ) は、蓋材 1 2 の紙序Wと結 そしいビッチまで狭ビッチ化することが可能となる。 【0060】尚、具体例としては、一般にリード基材と して用いられている女序0、iOae, 0. iSea, 0. 10amの基材を 例に挙げれば、仮厚O、10seの基材ではアウォーリード部 3 b及び交起 9 の最小ピッチ P... €0.10am(P... = ). 10mm) . インナーリード部3gの最小ピッチP,, モ0. )Sea (P.,=0.0Sea) とすることができる。また、佐彦 18 5.15を8の差材ではアウターリード気36及び突起9の最 トピッチ P... を0.15em (P... = 0.15em) . インナー Jード部3gの泉小ピッチΡ;。 €0.075mg (₽;。 =0.07 es)とすることができる。更に、返年0,20mの基材では プワターリード部30及び兵起9の章小ピッチP... モ 20mm (P... =0.20mm) 、インナーリード節3mの最 、ビッチ P.、 も0.10eg (P., =0,10eg) とすることがで : 3.

(0061) 一方、突起9の形成位定に住意すると、突 )9の形成位度は回るに示されるマスク13の記念位置 により扱められる。即ち、この回るに示されるマスク1 の配定位置を変更することにより、突起9の形成 変を伝念な足することが可能となる。このため、本実 所に係るリード形成方法では、方が深度は子となる交 9の形成位度を自由変をもって最更することができ、 ってその定められている性は外部は出来子に置に決定 もでもに分なてなことが可能となる。 ム20を形成するには、先ず図10に示されるような素 1の基材21と、図11に示されるような第2の基材2 2を用意する。

[0063] このを基材で1、2では、異な合わせるこ とにより突起 9 の所定率さ寸法Wとなるよう低度が遺念 されており、本実応例では各番材21、22の6年寸片 に共にW/2に設定されている。前、各番材21、22 の低度はこれに設定されるものではなべ、異ね合わせる ことにより突起すの所足高さ寸注wとなる条件の名にも 基材21.22で仮序を異ならせた表成としてもよい。 【0064】四10に示される第1の基材21は、約え ばま2アロイ耳のリードフレーム材料により形成されて おり、エッテング処理板いはプレス打ちはその展示をデ の意味することにより、平断性じた場合にリード3と同 一形状のリードパターン23が形成された様成とされて いる。しかるに、第1実務例で説明したリード形式工程 と異なり、この状学のリードパターン23には交配2は 忍瓜されておらず、よってリードパターン23は全体的<sup>\*</sup> にその復年がW/2とされている。点、包中25で示す のは位置決め孔であり、リードパターン23の形式時に 一括的に形成されるものである。

(0065) 一方、図11に示される第2の高州22は、子の42アロイギのリードフレーム材料に対しエッチング処理式いはプレス打ちはき処理等を実施できれたより、交配パターン24が形成は状のパターはとおり、この交配パターン24は直線状のパターがおり、所定の交配9の形成位置を根本かり、交配パターン24の形成時に一括的に形成1の基本を対してある。26年間に一括的に形成1の基本21、位置決めれた第1の基本21、位置決めたまれる。この第1次以第2の基料21、22の接合は、第二位を計算を出い、図12は、第1の基本21と第2の基料22とが提合された状態を

【0067】上記のように第1の基材21と第2の基材22とが接合された状態で、第2の基材22に形成されている交配パチーン24は、第1の基材21に形成されているリードパターン23の所定交配形成位置の上気に異なるわされるよう様成されている。

示している.

【0068】図13は、リードパターン23と来紀パターン24とが単なり合った郵回を拡大して示す平面配であり、また図14はリードパターン23と来起パターン24とが重なり合った郵回を拡大して示す動産区である。各区から続うかなように、毎年7世級/2007年、パターン22c 中じく6年7年ペン2007年、

【0069】上記のように無1の番材21と第2の番材22との様合処理が終了すると、規いて不要部分、具体的には突起パターン24のリードパターン23と交差した部分を除く部位をプレス加工等により除去することにより、図15に示すように突起9が一体的に形成されたリード3を有するリードフレーム20が形成される。

【0070】上記のように、本実施例により製造されたリードフレーム20も第1実施例で製造されたリードフレーム11と関係に、リード3はインナーリード第3 a、アウターリード部3b及び交配9が一体的に形成さ 10れた級成となる。また、図10に示すリードパケーン23の形成時においては、第1の基材21の板厚はW/2とされているため、先に説明した板厚とリードピッチの成係から明らかなように、狭ビッチのリードパケーン23を形成することができる。

【0071】一方、突起9の形成位度に注目すると、突起9の形成位度は第2の番料22に形成される突起パターン24の形成位度により決められる。即ち、この交易パターン24の形成位度を運営変することにより、突起9の形成位度を任意設定することが可能となる。この 10 ため、本実裁例に係るリード形成方法においても、外部換取減子となる突起9の形成位度を自由度をもって設定することができ、よって子の定められている度は外部度、成減子位置に突起9を容易に形成することが可能とな、る。

【0072】上記のようにリード形成工程を支配することによりリードフレーム11、20(以下の反明では、リードフレーム11を無いた場合を例に無げて反明する)が形成されると、続いてリードフレーム11と半温作チップ2を接合するほ合工程が実施される。以下、回 16万至回20を用いてほ合工程について反明する。【0073】 は合工権においては、先ず回16に示されるようにリードフレーム11のインナーリードあ3点(検索すれば、接近する接続工程においてフィヤをがポンディングされる配位)に全メッキを施すことにより、

【0074】また。関17に示されるように、半選はチップ2の電極パッド6の形成された面には、この電極パッド6の形成部位のみが再出する機成でポリイミドは7か配置される。このボリイミドは7カスを呼点が100~300でのものが選定されており。図17に示される状態では単に半点体チップ2に配置されただけの状態となっている。従って、ポリイミドは7が収すしたいなとなっている。従って、ポリイミドは7が収すしたには、よう、半選体チップ2は危種パッド6の形成面が上ばには厚けられておってペアテップはとされている。また日のボリイミドは7年には1年4年5月で10年1日で10年1月で10年1日で10年1月で10年1月で10年1日で

ボンディングパッド都27を形成する。

設され半線はチップでには、図18に示されるようにサードフレーム11が軽速される。この頃、リードフレーム・1に形成されているリード3(インナーリードの3)と、半線はチップでに形成されている電径パッドをとが核反よく対向するよう、リードフレーム11は位置 良めされる。

【0076】上記のようにリードフレーム11が半途体・ チップ2上の所定位度に転席されると、戻いて図19に 示されるように放真28が終下し、リードフレーム11 を半線体チップ2に向け存圧する。また、この伝真28 は加熱な電を具質しており、始其28で発生する熱はリードフレーム11を介してポリイミド膜7に印加される。

【0077】上記ポリイミド厚7は、半選体チップ2とリードフレーム11とそれ気的に延縮する途段のであるが、宝宝ので変変といったりに無いられているものであるが、宝になったりには、ボリイミド観7としてガラス伝移点が100~300でのものを使用し、かつこのボリイミド度7を100~200でに加熱すると共に、1~1、スキェ/でm の神圧力を印面することにより、ポリイミド度7は推挙到として後載するようになる。

【0078】よって、本実施的では上記の点に注目し、半退体デップでとリードフレーム11とのほ合時に、他具で8に設けられているヒータによりポリイミド度でもガラス症が点+100~200でに加熱すると共に、他具で8の加工によりポリイミド度に1~10kg(/cm²の仲圧力を印加する機成としている。これにより、ポリイミド度では潜動として複数するようになり、非選体デップでとリードフレーム11とモポリイミド度で表別いて接続することが可能となる。

【0079】上記機成とすることにより、従来では必要とされたポリイミド原を半減体チップ2及びリードフレーム11と特等するための作者別は不要となり、製品コストの低減及び半減体整定1の減み立て工数の低減を認ることができる。図20は、半減体チップ2とリードフレーム11とがポリイミド原7により得るされた状態を示している。

【0080】 南、半温体テップ2とリードフレーム 11 こ1にこは、ポリイミド購 7 モ馬いて接合する万圧に協 定されるものではなく、従来のようにポリイミド味の係 面に接着剤を坐布しておき、この接着剤によりポリイミ ド膜を介在させた状態で半週のテップ3とリードフレー ム11と毛種含する方法を用いてもよい。この様式で は、ポリイミド隔に大する過度剤の及び存在力知点が不 でとなり、存ち工作を中には手でも12とでできる。

ド3と半端体チップ2に形成されている電極パッド6と モワイヤ8で電気的に住放する技統工程が実施される。 【0082】図21は、キャピラリ29を用いてワイヤ (例えば全ワイヤ)8をリード3に形成されたポンディ ングパッド郎27(図16巻原)と電極パッド6との間 に配設する処理を示している。原知のように、単謀体語 置1の電気的特性を向上させる差からはワイヤ8の長さ は短い方がよく、また半導体装置1の小型化圧型化のた めにはワイヤ8は低ループであることが望ましい。

【0083】このため、ワイヤ8を配放するのに低ルー 10 により封止された機能となる。 プポンディング圧を採用することが望ましい。低ループ ポンディング注も様々の方法が建実されているが、例え ば先ず半導体チップでに形成されている危種パッドをに ワイヤ8をポンディングし、扱いて急運上方にキャピラ リ29を移動させた後に水平方向に移動させてリード3 にポンディングする、いわゆる逆打ち炷を用いる様成と

~(0084)上記のように、リード3と電極パッド6と を電気的に住民下るのにワイヤボンディングはを用いる きる。また、リード3と電板パッド6との間におけるワ イヤ8の引き回しも比較的自由度を持って行うことがで きろ。尚、図22は、接続工程を実施することによりり ード3と電極パッド6との間にワイヤ8が記載された状 駄を示している.

【0085】上記のように推奨工程を実施することによ り、発信パッド6とリード3とがワイヤミにより電気的 に接続されると、 続いて半導体テップ 2 の所定部分に対 止削額4を配設する対止樹脂配設工程が実施される。以 下、図23万至図25を用いて封止指揮配設工程につい 10 て放明する.

【0086】回23は、上記のき工程を実施することに よりリードフレーム11、ワイヤを等が配款をれた主導 はテップ2を急型30に装着した状態を示している。全 、熨30は上型31と下型32とにより構成されており。 リードフレーム11が上型31と下型32との間にクラ ンプされることにより、半導はチップでは全型30内に、 まぎされる.

【0087】上型31は、中華はチップ2が装取された と当は下る様成とされている。突起9の高さとクレドー ル33の高さは年しいため、よって上型31の形状は平 仮形状とされている。また、下型32に最早をれた二点 体チップ2の餌部に空間器を考したキャビティ形状を考 しており、また半途体チップ2の区における底面にキャ ビディ33の圧圧と点移する場成とされている。

(0088)このように、対心性症能は工程で用いると

装置1の製品コストの低減に寄与することができる。 (0089)図24は全型30に対止用降4(型地で示 丁)を元頃した伏撃を示している。金髪30に対止腹降 4.を充填することにより、半途はチップ2の下型31と 当提した上面(図23万室図25では下郎に位置する) を除く外席面は対止推荐4により対止される。また。年 革はチップ2の底面に記収されているリード1及びワイ † 8 も対止接難4により封止された状態となる。生た。 突尼9も上型31と当ほしている線節を終き對止無限々

[0090] 図25は、対止甾醇4が充壌処理された半 選化チップ2を金型30から触型した状態を示してい る。両回に示されるように、半導体チップ2の上面 2 a は対止保証4より基出しており、よってこの上面2gよ り半級体テップでで発生する熱を効率よく放無させるこ とができる。また、英起9の雑都9aも耐止思路4から 外部に変出しており、従ってこの課業9aモ外群技統第 子として用いることができる。

【0091】包25に示される状態において、辺中一点 ことにより、容易かつ高速度に接続処理を行うことがで 10 経緯で示す極所でリードフレーム11を切断することに より中場体質量を存成しても、図1に示す半端体装置) と同様の効果を実現することができる。しかろに、図2 5に示す状態では、外部技際選子として組載する交配 9 の雑載9aが封止樹緯4の芸菌と結節一となっているた め、実装基紙10に対する実装性が不良である。このた め、本実施例においては、対止機能配設工程が終了した 後、雑都90にパン郡5モ形成するパンプ形成工程を実 遅している。以下、パンプ形成工資を図26万至図30 モ用いて気明する。

【0092】パンプ形成工程においては、先丁因26に 示すように、対止智能4が配置された半端はチップ2の 全面に対してホーニング処理を持い、及實する治路農事 モ除五丁ると共に、央起9の攻部9aを発実に外部に攻 出させる。ホーニング処理が終了すると、思いて図27 に示すように、対比者な4が配位された半端はチップ2 モギ田暦34に世界し、突起9の雑載9aに半日を用い て外軍メッキを行う(半田驤をお照行与35で示す)。 この外名メッキに無いる単田としては、例えばPb:S n = 1:9 の延成比を有する半田の選用が考えられる。 状態で突起り及びリードフレーム11のクレドール33~40~回28は、上記の方はメッキにより突起りの攻抗9aに 半田順35が形成された状態を示している。

> 【0093】上記のように外装メッキ処理が終了する と、続いて半田原35が形成をれた突起9の連載9aに パンプ5が形成される。このパンプ5の形成方はとして に指々の方圧を採用することができ、例えば効率よくか つを名にバンプミを形成しうる症事ハンプ方性を用いて たれしてもよい。 回じらは、パンプミが声思られる思ら

【0095】上記のように製造された半導体装置1に対 しては、狭いて過ごに作動するかどうかをは数するな故 工程が実施される。図31及び図33は、夫々異なる半 英体装置1の試験方法を示している。図31に示される **本数方法では、パンプラを装着しうる構成とされたソケー10** ット36を用い、このソケット36に半導体基準1を装 着することによりパーイン等の試験を行うものである。 【0096】また、四32に示されるは以方法は、プロ ープ37を用いて半導体区位しの丘敦を行う方法であ る。半導体装置1は、対止性脂4の供配位温にリード3 の雑部が針止根障4から毎出した機成とされている。本 延装方法では、これを利用して対止制設々から成出した リード3にプロープ37を復放させて試験を行う構成と されている。よって、本は数方法を採用することによ り、中導体在度1を実装蓄板10に実装した後において 10 も以款を行うことが可能となる。

【0097】図33は、半導体装置1を実装基を10に実践する実際工程を示している。半導体装置1を実施器で、10に実践する方法としては、用知の様々の方法を登用することが可能である。例えば、赤外親リフロー方法を用い、半導体装置1に設けられているパンプ5を実施を10に形成されている電便第38にペースト等を用いて仮止めし、その上で赤外親リフローがにおいてパンプ5を容配させることによりパンプ5と電極観38とを接合する方法を用いてもよい。

【0098】 続いて、上記した半端年底の報道方法の変形例について以下収明する。図34万室図37は、天本及居9の変形例を乗している。図34(A)、(B)に示される契紹9人は、その形状を円径伏としたほどである。また、図37(伝統である。このように、安紹9、9人、9Bの平面形状は種々選定できるものであり、バンブ5の権合性及び実体基値10に形成されている。第一次である。具体的には、例えばエッチング性に示す。第一次では、例えばエッチングをにより交応の形状を正式を表示では、例えばエッチングにに示す。第一次には、例えばエッチングにに示するの形状を正式を表示を受ける。9人、9Bの平面形状を変易に所望により突応9、9人、9Bの平面形状を変易に所望により突応9、9人、9Bの平面形状を変易に所望するに伏とすることができる。

(0099) また。図35 (A) に示される典配90の ように上面に成曲状凹部を形成した様成としてもよく。 図35 (B) に示される英思50のように上面中央部に Eによれば、突起表面における面積を大きくすっことができれ、できれンプ5との複合性の向上を図ることができる。 向、上記の突起9C~9Eは、リード3の所定突起形成位面に、通常性接着病等を用いて固定された機能とされている。

:0

【0100】また図35(D)に示すのは、リード3をプレス加工等により運体管位変形させることにより交形 9 Fを形成したものである。このようにプレス広工与の 世往加工を用いて突起9 Fを形成することにより、短ので容易に突起9 Fを形成することができる。しかるに、この形成方位では、突起9 Fの高さは世往加工収予収を上限とし、それ以上の高さに改定することはできないという問題点も表する。

【0101】また、図36に示すのは、突起90日形成するのにワイヤボンディング技術を思い、スタッドパンプ:平立つ突起基準位置に形成することにより突起90としたことを特定とするものである。図36(A)は突起90の形成方法を示しており、また図36(B)は突起90を拡大して示している。

【0102】上記のように、突起9Gモワイヤボンディングは祈を用いスタッドバンブで形成することにより、任意の位置に突起9Gモ形成することが可能となり、外部技成電子となる突起9Gモ所定位置に容易に形成することができる。また、突起9Gの形成は、半温に装成の製造工程の内、技統工程においてワイヤ8の配収時に一括的に形成することが可能となり、製造工程の所略化を図ることができる。

【0103】また、突起9日の高さはスタッドパンプを 複数器核みまねて配数することにより任意に設定するこ とができる。図37(A)に示される突起9日は、スタッドパンプを3個部みまねることにより図36(B)に 示される1億のスタッドパンプにより突起9日を形成した傾成に比べて高さを高くしたものである。

【0104】また突起の素さを高くする他の方法としては、中で7(B)に示されるようにテのリード3にプロック状の基定性部材41を基定性理解等により固定しておき。この基定性部材41の上部に図37(C)に示されるようにスタッドパンブ42を形成し、健康された。 選続性部材41とスタッドパンブ42とが協助してた。 第二位部材41とスタッドパンブ42とが協助してた。 第二位形成ではおい、この成成のはなら、なり、その素をは進度性がは41の高さにより決められることとなるが、プロック状の過程性配材41に信息の大きさのものが提供されており、よって決起91の高さを任意に設定することができる。

(0105) 図3をは、排合工権の支制的を示している。上記した実施的では、図16万里図20に示したように半点はデップでとサードフレーションとデエタに

ム11とを接合する縁成としてもよい。

[0106] また、テープ状体を刺45の配数位置は、 半導体チップ2の上面だけではなく、図38に示される ようリードフレーム11の下面にも立けてもよく、また リードフレーム11の下面のみに設けた様式としてもよ い。更に、テープ状性参列 4.5 の配数範囲は、電極パッ ド6の形成位属を除く区中矢印义で示す若岳であれば、 自由に欲定することができる。尚、テープ状態を取4.5 は、半導体チップでとリードフレーム11とも電気的に 絶縁する必要があるため、絶縁性推着期である必要があ。10 起9を禁着する凹部を形成しておくことにより、図45 **3**.

【0107】図39万里図42は、接級工程の変形例を 示している。上記した実施例では、図21及び図22に 示されるように電極パッド6とリード3とを接続するの にワイヤ8を用いた構成を示したが、図39万至図42 に示す変形例では電極パッドもとリード3とを直接検控 するダイレクトリードホンディング (DLB) 方注を用 いたことを特徴としている。

(0108) 図39及び図40に示す例では、リード3 を例えば超音波波動子に接続された接合塩具46モ用い 10 の効果を実質することができる。 温水項1及び建水項2 て圧後的に双極パッド6に住合する構成とされている。 しかるに、この状成では超者反重動する狂合治具46に より、電極パッド6にグメージが見生するおそれがあ

【0109】そこで図41及び図42に示す典では、子 める低パッド6にスタッドパンプ47を配益しておき、 このスタッドパンプ47にリード3を単位させた上で加 然准異48 を用いてスタッドパンプ47を如然熔起し点 近パッド6とリード3を推統する構成とされている。こ の技能方法によれば、名医パッド6が損傷するおそれは なく、使規工性の信頼性を向上させることができる。

【0110】また、四39万至四42に示した技統工程 によれば、ワイヤ8を用いて電道パッド6とリード3そ 技統する構成に比べて電気維抗を促集できるため、半導 体質匠1の写気特性を向上させることができ、点面の半 5年テップでに対応することができる。

【0111】図43万里図44は、対止管理配設工程の 文形列を示している。上記した実施的では、区23及び 図24に示されるように重型30を検戒する下型32の キャビティ底面は半速はテップ2の上面2gと直接当技 し、この上面2aには単熱特性を向上させる電から針止 だなりが記念されない模式とされていた。

【0112】しかろに、半退体装置1が使用される要検 が厳しい(例えば、多屋黄枝)等には放発性よりも製造 性帯をより必要とする場合が全じ、このような場合には 好止密題4により半温はチップ2を完全に昇止する必要 がある。区で3及び区ではに示す金型50は、米温はチ - ブミを封止を指して完全にお出ても展成とものでい.

ャピティ5.2が、図43に示されるように半層はチップ 2の外角面から転削しており、よって図44に示される ように封止困疫 4 を食型に充填した状態で半導体チップ シニル上に封止樹精々に封止された根式となる。このよ うに、半導体チップ2に対する封止固路4の配設位置 は、重要30、50に形式される中ャビディで3、52 の形状を確定変更することにより任意に改定することが できる.

22

【0114】また、上型31にリード3に形成された英 に示されるような疾起9が対止側段4から大きく突出し た妖威の半退体基準 60 を形成することも可能である。 図45に示す半選体装置60は、突起りが対止形成もか ら大きく英出しているため英語基板10に対する実装性 は良好であり、よって取記した実施内に係る半導体装置 1のようにパンプ5を並ける必要はなく、本選体装置 6 0の製造工程の簡単化を図ることができる。

[0115]

【見明の効果】上述の如く本見明によれば、下足の在々 心気の見明によれば、半点はチップは対止制度により針 止されるため、耐熱性、磁気的拡皮及び耐温性を同上さ こうここができる。また、電気パッドとリードとの間で 足典を引き回すことができるため、リードのレイアウト を草紙パッドのレイアウトに拘わらず設定することが可 能となり、実装基板とのマッチング性を向上させること ができる。また、対止側線は引き回された配線を確実に 異様するためこれによっても復様性を向上させることが でき、また外部技技数子は対止密度から成出しているだ の実証基準との電気的程度を応算に行うことができる。

【0116】また、秋本張る記載の発明によれば、通常 半端体チップとリードとの地及材として記録されるポリ イミド祭を推着剤として用いてるため、単連はチップと リードの絶異と独合を一括的に行うことができ、よって 絶縁材と核星剤とも別様に記念する構成に比べて構造の 簡単化及び製造の容易化を図ることができる。

【01】7】また、は水頂(記載の発明によれば、突起 モリードと一体的に形成したことにより、交配とリード を別席の材料により構成する場合に比べて構造の応用化 を図ることができる。また、世太侠5花板の発明によれ ば、配乗としてフィヤを用いたことにより、前記したち ばった ドンリードとの間における配置の引き回しを容易 に行うことができる。

【0118】また、油水準を記載の発明によれば、突起 にパンプを形成したことにより、交配を直接実営基紙に 実装する様式に比べて、半導体空間の実装器様へのほ形 も容易に行うことができる。また、技术指す花数の意味 可以产品 特殊工程之外,工一 人名人爱多在中的诗人

横成としているため、リードと半導体チップとの発展と 接合を一括的に行うことができる。

【0119】また、技統工程では半導体チップに形成さ れている危艦パッドと前記リードとも記録を引き回し住 以するため、この引き回しを選定設定することにより、 **電気パッドのレイアウトに対してリードのレイアウトモ** 変更することが可能となる。また、半導体装置はリード 形成工程、混合工程、技术工程及び対止撤降配款工程の 4 工程のみて製造される。このように少ない工程で半迭 体保定が設治されるため、生産効率を向上させることが、18 できる.

【0120】また、路水項8配取の免別によれば、ポリ イミド級に印加する意度等を所定範囲内に制御すること なく住合処理を行うことができるため、住合処理を容易 に行うことができる。また、誠坎疾8記載の発明によれ ば、技肤工性で、 なほパッドとリードとモダイレクトリ ードボンディング法を用いて電気的に位成するため、原 単かつ延実に常徳パッドとリードとの技法処理を行うこ とができる.

切によれば、アウターリード部のリードビッチに対して インナーリード部のリードピッチが小さく設定されてい **ろため、インナーリード部が電気的に接続される半導体** チップの名様パッドの配在ピッチが小さくてもこれに対 応させることができ、かつ実装蓄板と電気的に住駅され るアウターリード部のリードピッチは大きいため、安装 高低への実装性を向上させることができる。また、安息 がアウターリード邸に形成されることにより、この安民 そ外部は庶典子して思いることができ、これによっても 実装性を向上させることができる。

【0122】また、銀末項12及び設式項13記載の発 朝によれば、英記が一体的に形成された狭ヒッチのリー ドモ宇島に形成することができる。また、は太孫14亿 成の発明によれば、リードパターンを形成するリードパ ターン形成工性と、突起を形成する突起形成工程とも別 命に行うことにより、基材の厚をモ央電の高をに向わら ず選定することができ、よって厚い盃Nを用いることに よりリードパターンの女ピッチ化を取ることができる。 また。突起形成工程においては、任意の高さを有する史 起を形成することが可能となり、設計の自由度を向上さ (0) ド幕を配益する処理を放明するための名である。 せることができる。

【0123】更仁,战术平15万至17范蠡の兄明によ れば、英尼形成工程において英尼の形成を容易に行うこ とがてきる.

【国節の原単な反映】

【図1】本発味の一支路のである主温は盆屋を示す断面 日である。

(アイ) カロセイニアロホニシステキルデザビデーデュ

示す底面区である。

【図4】 本見明の一度筋肉である半端体盤度の変形的 名 示す底面図である。

【図 5】 本発明に係るリードフレームの製造方法の事: 実統例を収明するための姿であり、基材を示す図であ **3**.

【図 6】 本発明に係るリードフレームの製造方法の実! 実施例を収明するための区であり、历史位置にマスクを 足丘したか思を示す虚である。

【図7】本見朝に係るリードフレームの製造方法の男! 実施例を収明するための数であり、第1のエッチングエ: 世が終了した状態を示す回である。

【図8】本見明に低るリードフレームの製造方法の第1 実施例を説明するための品であり、所定位置にマスクモ 配放した状態を示す包である。

【韓9】本見男に伝るリードフレームの設造方法の第1 実施例を説明するための部であり、完成したリードフレ ームモ示す因である。

【図10】本見時に係るリードフレームの製造方法の第 【0121】また、技术項10及び設束項11記載の発 20 2 実施例を説明するための図であり、第1の番材を示す 図である。

> 【図11】本発明に低るリードフレームの製造方法の第二 2 実施例を説明するための包であり、 第 2 の基材を示す 図である。

【図12】本見朝に係るリードフレームの製造方法の実 2 貫延例を説明するための国であり、第1の基材と第2 の基材を接合した状盤を示す図である。

【個13】リードパターンと突起パターンとがまなり合 った都位を拡大して示す中面図である。

【図14】リードパターンと交配パターンとが重なり合 った節位を拡大して示す剣匠匠である。

【囚 L 5】本見明に係るリードフレームの型造方柱の景 2 実施例を反射するための配であり、完成したリードフ レームモボナ図である。

【四16】本見朝に係る中華は故世の包造工性のは合工 後を説明するための屋であり、ポンディングパッド部の 形成を放列するための向である。

【御17】本発明に係る半進体装置の製造工程の指含工 後を説明するための四であり、半路はチップにポリイミ

【図18】本発明に係る半導体整度の製造工程の符合工 程を展現するための図であり、半路はチップにリードフ レームを配送する処理を攻略するための回である。

【図19】本化勢に係る半導体温度の製造工程の指含工 反を収明するための感であり、ポリイミド度を注を利と、 して機能させて中国はテップとリードフレームとを活合 下る哲學を説明でるための包である。

示す図である。

【図21】本発明に係る半退体装置の製造工匠の接続工 性を反射するための図であり、キャピラリを用いてワイ ヤの配理処理を行っている状態を示す囚である。

【図22】本発明に係る半導体並属の製造工程の程度工 程を説明するための図であり、電極パッドとリードとの 間にワイヤが配設された状態を示す図である。

【図23】本見明に採る半導体装度の製造工程の封止機 **灰配以工程を説明するための図であり、半端はチップが** 全型に装着された状態を反射するための図である。

【図24】本発明に係る半導体装置の製造工程の封止層 終記設工程を攻勢するための回であり、金型に封止制度 が充填された状態を説明下るための回である。

【図25】本発明に係る半進体装置の製造工程の對止器 **昭記設工程を表明するための図であり、徹底封止された** 半導体チップが企型から製型された状態を反射するため の包である.

【図26】本見明に係る半導体装置の製造工程のパンプ 形成工程を収明するための図であり、ホーニング処理を 実施している状態を示す回である。

【図 2 7】 本発明に語る半導体装置の収益工程のパンプ 形成工程を説明するための図であり、外質メッキ処理を 夾乾している状態を示す図である。

【図 2 8】 本見明に築る半導体装置の製造工程のパンプ 形成工程を収明するための型であり、外級メッキ処理が 終了した状態を示す回である。

【図29】本発明に係る半導体装置の製造工程のパンプ 形成工程を反射するための回であり、パンプを形成した 状態を示す図である。

【図30】本見明に係る半導体装置の製造工程のパンプ 30 9、9A~91 茶品 形成工程を放明するための配であり、完成した単温体質 屋を示す区である。

【図31】本発明に係る半温体基度の拡張工程を反明す うための口であり、ソケットを用いて試験を行う方法を 示す図である。

【図32】 本発明に係る半温体装置の試験工程を設装す るための弦であり、ブローブを無いては数を行う方法を 示す図である.

【図33】 半導体装度を実営基板に実際する実施工程を 以明するための囚である。

【図34】交母の平面施状を異ならせた変形性を示す図 てある.

【四35】 突起の新産形状を異ならせた変形性を示す図

【図36】スタッドバンブにより交起を形成する株式を 異性でるための選である。

【図37】スタッドバンでにより芽居を形成する場点の

【図39】 推規機成の変形的を示す図であり、電優パッ ドに直接リードを指接する方法を放明するための国であ

【図40】技疣様成の変形病を示す図であり、意味パッ ドに直接リードが技統された状態を示す区である。

【図41】 住民棋兵の変形例を示す図であり、名極バッ ドにリードモスタッドパンプモ介して程校する方法を決 男丁ろための包である。

【四42】接続装成の変形的モボ下回であり、電極パッ 10 ドにリードモスタッドパンプモ介して復復した状態モ宗 すなてある.

【図43】対止思理配数工程の変形的を取明するための 空であり、全型に半導体デップが基常された状態を示す 盛である。

【四44】対止岩球を設工役の変形的を表明するための 回であり、全型に対止密路が充填された状態を示す図で ある.

【図45】 突起が封止皆暦より大きく突出した後虹の半 選体準度を示す回である。

#### 10 【符号の放明】


- 1.60 单氯传泵盘
- 2 早退はテップ
- 3 リード
- 3 a インナーリード部
- 3 b アウターリード部
- 4 對止附近
- 5 パンプ
- 6 意風パッド
- 8 714
- - 10 異常差極
  - 11.20 リードフレーム
  - 12 4
  - 13.17 720
  - 21 気1の番材
  - 22 第2の基材
  - 23 リードパターン
  - 24 英尼パターン
  - 28 格里
- 10 29 キャピラリ
  - 30.50 全型
  - 3 1 E 2
  - 32.51 下型
  - 33.52 キャビティ
  - 34 辛巴格
  - 35 # € 🛱
  - 41 33221


(**S**i)


27


( **3** 3 )


(25)


















[2245]



クロントページのほど

(72) 発明者 宇野 正

神奈川県川県市中原区上小田中1015春

地 宫士通传式会社内

(72)兒明春 庭訳 哲也

神奈川県川崎市中原医上小田中1015春

地 富士道株式会社内

(12) 発明者 脇 政樹

"废児島與薩萨部入朱町副田 5 9 5 0 参地

株式会社九州富士道エレクトロニクス内

### JAPANESE PATENT LAID-OPEN PUBLICATION NO. HEISEI 8-306853

[TITLE OF THE INVENTION]

SEMICONDUCTOR DEVICE, FABRICATION METHOD THEREOF,

AND FABRICATION METHOD FOR LEAD FRAME

[CLAIMS]

5

15

1. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads.

10 electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:

protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

- 2. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:
- 25 protrusions are formed on the leads, respectively, in

191561 W:

20

such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode page not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

- 3. The semiconductor device according to claim 1 or 2,
  wherein the semiconductor chip and the leads are bonded together
  by an adhesive comprised of a polyimide film.
- 4. The semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that it is integrally with an associated one of the leads.
  - 5. The semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

6. The semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump.

7. A method for fabricating a semiconductor device

191161 vi 1

10

comprising the steps of:

forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed;

arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together;

connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and

- forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.
- 8. The method according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.
- 25 9. The method according to claim 7 or 8, wherein the

electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

- 10. A lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.
- 10 II. The lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2).
  - 12. A method for fabricating a lead frame according to claim 10 or 11, comprising:
- a primary etching step for conducting a half-etching

  process for a blank while using a mask arranged on the blank at the protrusion forming region; and
  - a secondary etching step for conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

25

13. A method for fabricating a lead frame according to claim 10 or 11, comprising the steps of:

preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other;

forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank;

forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region;

overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and

removing unnecessary portions of the first and second blanks.

20

25

5

10

15

14. A method for fabricating a lead frame according to claim 10 or 11 comprising the steps of:

forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead

551561 vi

pattern after completion of the lead pattern forming step.

- 15. The method according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.
- 16. The method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.
- 17. The method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

## [DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device.

In particular, the present invention relates to a semiconductor device having a structure encapsulating a semiconductor chip and leads by resin, a method for fabricating the semiconductor

20

25

device, and a method for fabricating a lead frame used in the semiconductor device.

The recent trend of electronic appliances to be downsized has resulted in efforts to achieve an increased density
and increased mounting efficiency of semiconductor devices. It
is also expected to obtain an improvement in the reliability of
electronic appliances. In addition, there is demand for an
improvement in the reliability of semiconductor devices.
Furthermore, it is expected for semiconductor devices to achieve
a reduction in costs.

Accordingly, developments of semiconductor devices capable of satisfying the above mentioned demands are strongly required.

#### 15 (DESCRIPTION OF THE PRIOR ART)

Recently, a flip chip type mounting structure has been proposed as a scheme capable of achieving a high-density mounting. Such a flip chip type mounting structure is widely used in multi chip modules (MCMs). In accordance with the flip chip mounting scheme applied to MCMs, no resin encapsulate is formed. Instead, bumps are formed on electrode pads of a semiconductor chip (bare chip), respectively. In this case, mounting of the bare chip is achieved by bonding the bare chip to electrode portions formed on a circuit board (mother board) in a face down bonding fashion.

. 5

20

25

In accordance with the use of the flip chip type mounting structure, it is possible to mount semiconductor devices on a mother board at a high density. An improvement in electrical characteristics is also achieved because the semiconductor devices are electrically connected to the mother board by means of bumps directly formed on the bare chips of the semiconductor devices.

### [SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

However, the bare chips not encapsulated by resin involve problems in that they exhibit a degradation in heat resistance, mechanical strength, and temperature resistance. Furthermore, since bumps are directly formed on electrode pads formed on each bare chip, the layout of the electrode pads formed on the bare chip is rendered to be the layout of outer connecting terminals (bumps) as it is.

Generally, semiconductor chips have different layouts of electrode pads thereof in accordance with the manufacturers thereof. Accordingly, even for semiconductor devices having the same function, the user should design a wiring pattern of the mother board to match the kind of those semiconductor devices (manufacturer). In the conventional mounting structure using bare chips, there are problems of a degradation in the matching ability of semiconductor devices to the mother board and an increased burden to the user because no standardization for

10

15

25

outer electrode terminals of semiconductor devices is made.

In order to solve the above mentioned problems, the standardization may probably be made by processing the surface of a chip and forming a wiring on the processed chip surface. However, this scheme requires a number of processes with a high accuracy to form a desired wiring. Furthermore, there are problems of an increase in costs and a degradation in the efficiency of production.

The present invention has been made in view of the above mentioned problems, and an object of the invention is to provide a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device, which are capable of achieving a standardization of outer electrode terminals to keep the reliability of a semiconductor chip used, a reduction in costs, and an improvement in the efficiency of production.

#### [MEANS FOR SOLVING THE SUBJECT MATTERS] -

The above subject matters can be solved by the following means.

The invention of claim 1 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads . electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the

15

20

25

semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

The invention of claim 2 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

The invention of claim 3 is characterized by the semiconductor device according to claim 1 or 2, wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.

The invention of claim 4 is characterized by the semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that

it is integrally with an associated one of the leads. The invention of claim 5 is characterized by the semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

5 The invention of claim 6 is characterized by the semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump. The invention of claim 4 is characterized by a method for fabricating a semiconductor device comprising the steps of: . 10 forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed; arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film 15 between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together; connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, 20 respectively, thereby electrically connecting the electrode pads and the leads together; and forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.

The invention of claim 8 is characterized by the method

10

15

20

25

according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.

The invention of claim 9 is characterized by the method according to claim 7 or 8, wherein the electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

The invention of claim 10 is characterized by a lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

The invention of claim 11 is characterized by the lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2). The invention of claim 12 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising: a primary etching step for conducting a half-etching process for a blank while using a mask arranged on the blank at the protrusion forming region; and a secondary etching step for

10

15

20

conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

The invention of claim 13 is characterized by a method for fabricating a lead frame according to claim 10 or 11. comprising the steps of: preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other; forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank; forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region; overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and removing unnecessary portions of the first and second blanks.

The invention of claim 14 is characterized by a method for fabricating a lead frame according to claim 10 or 11 comprising the steps of: forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead pattern after completion of the lead pattern forming step.

The invention of claim 15 is characterized by the method

10

according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.

The invention of claim 16 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.

The invention of claim 17 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

#### [FUNCTIONS]

Each of the above mentioned means serves as follows.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit

10

board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device while achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are

10

15

20

25

bonded together by maintaining the polyimide film at a certain temperature and a certain pressure, thereby causing the polyimide film to serve as an adnesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor chip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range.

In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process. In accordance with the invention of claim

10

15

20

than the lead pitch of the outer lead portions is less than the lead pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal.

Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12, it is possible to form leads each integrally formed with a protrusion by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions—and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads.

The pitch of the leads is determined by the thickness of the blank upon forming the leads. In other words, it is only possible to form leads having a pitch substantially equal to the thickness; of the blank. Accordingly, a reduced lead pitch can be obtained when the blank has a reduced thickness.

25 Meanwhile, where leads provided with protrusions are

10

15

20

25

formed, the thickness of the blank is determined by the neight of the protrusions. It is impossible to form leads having a small pitch by simply etching the blank having a thickness equal to the height of the protrusions. In accordance with the present invention, however, it is possible to form leads having a small pitch, even when the leads have a structure provided with protrusions, by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions, and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads. As apparent from the above description, the pitch of the protrusions can be reduced to a pitch substantially equal to the thickness of the blank.

In accordance with the invention of claim 13, the first and second blanks have thicknesses respectively selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other. For this reason, each of the first and second blanks has a thickness less than the height of the protrusions. In the lead pattern forming step, a lead pattern having the same shape as the whole shape of the leads is formed on the thin first blank. Accordingly, it is possible to reduce the lead pitch of the lead pattern formed in accordance with the above mentioned

10

15

20

25

relation between the blank thickness and lead pitch.

In the protrusion pattern forming step, a protrusion pattern is formed on the second blank in such a fashion that it is arranged at the protrusion forming region. In the bonding step, the first and second blanks are bonded together in a state in which they are overlapped with each other. The lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region. The blank thickness at the protrusion forming region corresponds to a desired height of the protrusions. At the removing step, unnecessary portions of the blanks are removed, thereby forming leads.

Accordingly, a reduction in lead pitch is achieved because the thickness of the blank used in the formation of the lead pattern is small. On the other hand, since the lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region, it is possible to form protrusions having a desired thickness. In accordance with the invention of claim 14, the lead pattern forming step and the protrusion forming step are conducted in a separate fashion. Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.

## [EMBODIMENTS]

5

10

15

20

25

Now, preferred embodiments of the present invention will be described in conjunction with the annexed drawings. Figs. 1 and 2 illustrate a semiconductor device 1 according to an embodiment of the present invention. Fig. 1 is a cross-sectional view of the semiconductor device 1 whereas Fig. 2 is a bottom view of the semiconductor device 1.

As shown in the figures, the semiconductor device 1 mainly includes a semiconductor chip 2, a plurality of leads 3, a resin encapsulate 4, and bumps 5. The semiconductor chip 2 is provided at the central portion of its lower surface with a plurality of electrode pads 6 arranged in a line. Each of the leads 3 has an inner lead portion 3a and an outer lead portion 3b. The leads 3 are bonded to the lower surface of the semiconductor chip 2 by means of a polyimide film 7.

The polyimide film 7 serves as an insulating member for electrically insulating the leads 3 from a circuit surface 2A formed on the lower surface of the semiconductor chip 2. The polyimide film 7 also serves as an adhesive for bonding the leads 3 to the semiconductor chip 2 as described hereinafter. Since the polyimide film 7 functions as both the insulating member and the adhesive, it is possible to simplify the

10

15

20

25

fabrication of the semiconductor device 1 which achieving an easy fabrication of the semiconductor device 1, as compared to the case in which the insulating member and the adhesive are separately provided.

Wires 8 are arranged between the inner leads 3a and the electrode pads 6 of the semiconductor chip 2, respectively. The semiconductor chip 2 is electrically connected with the leads 3 by the wires 6, respectively. A protrusion 9 is formed at a desired position of the outer lead portion 3b included in each lead 3 in such a fashion that it is integral with the outer lead portion 3b. In most cases, the leads 3 having the above mentioned structure are arranged on the lower surface of the semiconductor chip 2. This arrangement is called a "lead on chip (LOC)" structure. By virtue of this arrangement, the semiconductor device 1 can be miniaturized.

The resin encapsulate 4 is made of, for example, epoxy resin. This resin encapsulate 4 is formed in accordance with a molding process, as described hereinafter. The resin encapsulate 4 is disposed at the lower surface and side surfaces of the semiconductor chip 2 to have desired thicknesses, respectively. In the illustrated embodiment, the resin encapsulate 4 does not exist at the upper surface of the semiconductor chip 2, that is, a heat dissipation surface.

The resin encapsulate 4 is configured in such a fashion that its thickness (indicated by the arrows H) from the surface

10

15

20

25

of the semiconductor chip 2 formed with the electrone pads  $\ell$ , that is, the lower surface of the resin encapsulate 4, is not more than the height (indicated by the arrows W) from the lower surface of the resin encapsulate 4 to the tip of the protrusion 9, but not less than the height (indicated by the arrows h) from the lower surface of the resin encapsulate 4 to the apex of a roof of the wire 8 (h  $\leq$  H  $\leq$  W). By virtue of this configuration, at least the tip 9a of each protrusion 9 is surely exposed from the resin encapsulate 4. In this case, the wires 8 and the leads 3, except for the exposed portions of the protrusions 9, are encapsulated by the resin encapsulate 4.

Since the semiconductor device 1 of this embodiment is configured in such a fashion that a desired portion of the semiconductor chip (that is, the portion except for the upper surface) is encapsulated by the resin encapsulate, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Also, an improvement in the reliability of the semiconductor device 1 is achieved because the resin encapsulate 4 surely protects the wires 8. In addition, it is possible to surely obtain an electrical connection to a circuit board 10 because at least the tip 9a of each protrusion 9 serving as an outer connection terminal is surely exposed from the resin encapsulate 4.

Now, a description will be made in conjunction with a plurality of leads 3 arranged on the lower surface of the

10

15

20

25

semiconductor chip 2 while referring to Fig. 2. For the convenience of description, the resin encapsulate 4 arranged on the lower surface of the semiconductor chip 2 is removed from Fig. 2. As shown in Fig. 2, the leads 3 are configured in such a fashion that the lead pitch of adjacent inner lead portions la (indicated by the arrows Pin) is less than the lead pitch of adjacent outer lead portions 3b (indicated by the arrows Pout). In detail, the lead pitch Pin of the inner lead portions 3a corresponds to about half the lead pitch Pout of the outer lead portions 3b (Pin = Pout/2). The lead pitch Pout of the outer lead portions 3b is substantially equal to the thickness W of each lead 3 at a region where the protrusion 9 is formed.

Since the lead pitch Pin of the inner lead portions 3a is small as compared to the lead pitch Pout of the outer lead portions 3b, the inner lead portions 3a can cope with a possible small pitch of the electrode pads 6 of the semiconductor chip 2 to which the inner lead portions 3a are electrically connected. On the other hand, since the lead pitch Pout of the outer lead portions 3b (protrusions 9) electrically connected to the circuit board 10 is large, it is possible to achieve an improvement in the mounting efficiency of the semiconductor device 1 on the circuit board 10.

Meanwhile, the semiconductor device 1 according to the illustrated embodiment has a configuration in which the electrical connection of the electrode pads 6 arranged on the

semiconductor chip 2 to the circuit board 10 is not achieved by the bumps 5 directly formed on the electrode pads 6, but achieved by the wires 8 arranged between the electrode pads 6 and the inner leads 3a. Accordingly, an electrical signal from each electrode pad 6 can be transferred to the cutside of the semiconductor device 1 via the associated lead 3 and wire 6. This makes it possible to set the layout of the leads 3 irrespective of the layout of the electrode pads 6.

In the case of Fig. 2, electrical signals from the 10 electrode pads 6 centrally formed on the semiconductor chip 2 are outwardly transferred via the wires 8 and leads 3. Also, the protrusions 9, which serve as outer connecting terminals, are arranged at the peripheral portion of the semiconductor chip 2. Where the electrode pads 6 are formed at the peripheral 15 portion of the semiconductor chip 2, as shown in Fig. 3, it is possible to arrange the protrusions 9 serving as outer connecting terminals at a region inside the electrode pads 6 because electrical signals from the electrode pads 6 can be outwardly transferred via the wires 8 and leads 3. Furthermore, 20 the protrusions 9 serving as outer connecting terminals may be arranged at a region outside the semiconductor chip 2, as shown in Fig. 4.

Since electrical signals from the electrode pads 6 can be outwardly transferred using the leads and wires 8, an improvement in the matching ability of the semiconductor device

20

1 to the circuit board 10 is achieved. It is also possible to easily set the layout of the protrusions 9, which serve as outer connecting terminals, to be the layout of standard outer connecting terminals. Accordingly, a reduction in the burgen to the user of the semiconductor device I is achieved.

Now, a method for fabricating the semiconductor device I having the above mentioned configuration will be described. The semiconductor device I according to the present invention is fabricated using four basic processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process, along with two additional processes, that is, a bump forming process and a testing process. The fabrication method will be described in conjunction with the above mentioned processes, respectively.

Figs. 5 to 9 illustrate a first embodiment associated with the lead forming process. This lead forming process is a process for forming a lead frame 11 which is a blank for forming the leads 3. For the formation of the lead frame 11, a flat blank 12 is first prepared, as shown in Fig. 5. The blank 12 may be a lead frame blank made of, for example, 42 Alloy and having a thickness corresponding to the height W of the protrusions 9.

Thereafter, a mask 13 (indicated by small dots) is arranged on the blank 12, as shown in Fig. 6. The mask 13 covers a region (denoted by the reference numeral 14) to be

20

formed with the protrusions 9 and a region (denoted by the reference numeral 15) to be formed with cradles.

After the arrangement of the mask 13, a half-etching process (primary etching process) is conducted for the blank 11. In the illustrated embodiment, the half-etching process for the blank 12 is carried out in accordance with a wet etching method (of course, other etching methods, for example, a dry etching method, may be used). The etching time is set so that the thickness of an etched portion (the white portion in Fig. 6) corresponds to about half the thickness W of the blank 12 (W/2).

Fig. 7 shows a state in which the mask 13 is removed after completion of the half-etching process. In this state, the blank 12 maintains the thickness W only at its portion corresponding to the region 14 to be formed with protrusions 9 and its portion corresponding to the region 15 to be formed with cracles 15. The remaining portion of the blank 12 (denoted by the reference numeral 16) has a thickness corresponding to W/2 by virtue of the half-etching.

After completion of the half-etching process as mentioned above, the blank 12 is subjected to another etching process under the condition in which a mask 17 (indicated by small dots) is arranged to cover a region (denoted by the reference numeral 18) to be formed with leads 3 along with the region 15 to be formed with cradles.

25 In accordance with the etching process (secondary etching

10

process), the portions of the blank 12 not covered with the mask 17 are removed. Thus, a lead frame 11 provided with a plurality of leads 3 having a structure as shown in Fig. 9 is obtained.

If necessary, silver may be plated on a desired portion of the lead frame 11 (corresponding to the region formed with the leads 3).

The lead frame 11 formed as mentioned above has a structure in which each lead 3 has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In this structure, the protrusion 9 has a thickness corresponding to W whereas the inner lead portion 3a and the outer lead portion 3b except for its part corresponding to the region formed with the protrusion 9 have a thickness corresponding to W/2.

The relation between the lead pitch and the thickness of the blank 12 will now be described. The pitch of the leads 3 is determined by the thickness of the blank 12 upon forming the leads 3. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank 12. Accordingly, a reduced lead pitch can be obtained when the blank 12 has a reduced thickness.

Meanwhile, where leads 3 provided with protrusions 9 are formed, the thickness of the blank 12 is determined by the height of the protrusions 9. It is impossible to form leads having a small pitch by simply etching the blank 12 having a

thickness equal to the height of the protrusions 9. In accordance with the present invention, however, it is possible to form leads 3 having a small pitch (the lead pitch Fin in Fig. 11a), even when the leads 3 have a structure provided with protrusions 9, by conducting a primary etching process for the blank 12 in accordance with a half-etching method in such a fashion that the blank 12 has a reduced thickness (a thickness corresponding to about W/2) at its portion except for the region 14 to be formed with the protrusions 9, and then conducting a secondary etching process for the thickness-reduced portion of the blank 12 to form the leads 3. For the same reason, the pitch Pout of the protrusions 9 (outer lead portions 3b) can be reduced to a pitch substantially equal to the thickness W of the blank 12.

15 For instance, where a typical lead frame blank having a thickness of 0.10 mm is used, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.10 mm (Pout = 0.10 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.05 mm (Pin = 0.05 mm). In the case of a typical lead frame blank having a thickness of 0.15 mm, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.15 mm (Pout = 0.15 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.075 mm (Pin = 0.075 mm). Where a typical lead frame blank having a thickness

15

20

25

of 0.20 mm is used, it is possible to obtain a minimum pitch.

Pout of the outer lead portions 3b and protrusions 9

corresponding to 0.20 mm (Pout = 0.20 mm) and a minimum pitch.

Fin of the inner lead portions 3a corresponding to 0.11 mm .Fin = 0.10 mm).

On the other hand, the position of each protrusion 9 is determined by the position of the mask 13 shown in Fig. 6. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the mask 13. For this reason, the positions of the protrusions 9 serving as outer connecting terminals can be set within a certain degree of freedom in accordance with a lead forming method included in the illustrated embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

Next, a second embodiment associated with the lead forming process will be described. Figs. 10 to 15 illustrate the second embodiment associated with the lead forming process. For the formation of a lead frame 20 in this embodiment, a first blank 21 shown in Fig. 10 and a second blank 22 shown in Fig. 11 are first prepared.

The thicknesses of the blanks 21 and 22 are determined so that the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9. In this embodiment, the thicknesses of the blanks 21 and 22

10

15

20

25

are set to be W/2, respectively. The blanks 21 and 22 have different thicknesses, respectively, in so far as the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 3.

The first blank 21 shown in Fig. 10 is made of a lead frame material such as 42 ALLOY. This first blank 21 has a structure formed with a lead pattern 23 having the same pattern shape as that of the leads 3 when viewed in a plan view. This structure of the first blank 21 is obtained by previously conducting an etching process or a press-punching process for the first blank 21. However, the lead pattern 23 of the first blank 21 has no protrusion in accordance with this lead forming process, as different from the lead forming process in which the protrusions 9 are formed. Accordingly, the lead pattern 23 has a thickness of W/2 at the entire portion thereof. In Fig. 10, the reference numeral 25 denotes a position determining slot which is formed during the formation of the lead pattern 23.

On the other hand, the second blank 22 shown in Fig. 11 is made of a lead frame material such as 42 ALLOY. This second blank 22 has a structure formed with a protrusion pattern 24. This structure of the second blank 22 is obtained by conducting an etching process or a press-punching process for the second blank 22. The protrusion pattern 24 has a straight line pattern shape. In the protrusion pattern 24, regions to be formed with a certain number of protrusions 9 are arranged in parallel while

:0

15

20

25

being laterally spaced from one another. In Fig. 11, the reference numeral 26 denotes a position determining slot which is formed during the formation of the protrusion pattern 24.

The first and second blanks 21 and 22 having the above mentioned structures are then overlapped with each other by vertically aligning the position determining slots 25 and 26 with each other. In the overlapping state, the first and second blanks 21 and 22 are bonded together. The bonding of the first and second blanks 21 and 22 may be achieved using a conductive adhesive or a welding process. Fig. 12 shows the bonded state of the first and second blanks 21 and 22.

In the bonded state of the first and second blanks 21 and 22, the protrusion pattern 24 of the second blank 22 overlaps with protrusion forming regions on the lead pattern 23 of the first blank 22.

Fig. 13 is a plan view illustrating, in a enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. Also, Fig. 14 is a cross-sectional view illustrating, in an enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. As shown in Figs. 13 and 14, the lead pattern 23 having a thickness of W/2 corresponding to half the total thickness of the blanks overlaps, in a cross fashion, with the protrusion pattern 24 having a thickness of W/2 corresponding to half the total thickness of the blanks. Accordingly, the regions to be formed

10

15

with the protrusions 9 have a thickness W corresponding to the total blank thickness. Accordingly, this thickness W is rendered to be the height of each protrusion 9 (Fig. 14).

After completion of the bonding process for the first and second blanks 21 and 22, the resulting structure is partially removed at its portion except for the portion where the lead pattern 23 and protrusion pattern 24 cross, using a pressing process or the like, thereby forming a lead frame 20 having leads 3 integrally formed with protrusions 9, as shown in Fig. 15.

Similarly to the lead frame 11 fabricated in accordance with the first embodiment, each lead 3 of the lead frame 20 fabricated in accordance with this embodiment has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In accordance with this embodiment, the lead pattern 23 can be formed to have a small pitch because the first blank 21 has a thickness corresponding to W/2. This will be apparent by referring to the above mentioned relation between the lead pitch and the blank thickness.

Meanwhile, the position of each protrusion 9 is

determined by the position of the protrusion pattern 24 formed

at the second blank 22. That is, the position of each
protrusion 9 can be optionally determined by appropriately
varying the position of the protrusion pattern 24. For this
reason, the positions of the protrusions 9 serving as outer

10

15

20

25

connecting terminals can be set within a certain degree of freedom in accordance with the lead forming method included in this embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

After the lead frame 11 or 20 (in the following description, only the lead frame 11 will be referred) is fabricated in accordance with the above mentioned lead forming process, a bonding process for bonding the lead frame 11 and semiconductor chip 2 together is conducted. Now, the bonding process will be described in conjunction with Figs. 16 to 20.

In this bonding process, gold is plated on the inner lead portions 3a of the lead frame 11 at regions where wires 8 are to be bonded in a subsequent connecting process, thereby forming bonding areas 27, as shown in Fig. 16.

Also, a polyimide film 7 is arranged on the surface of the semiconductor chip 2 formed with the electrode pads 6 in such a fashion that only the electrode pads 6 are exposed. The polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300 °C. In the state of Fig. 17, the polyimide film 7 is simply in a state laid on the semiconductor chip 2. In order to prevent the polyimide film 7 from being separated from the semiconductor chip 2, accordingly, the semiconductor chip 2 is arranged in such a fashion that its surface formed with the electrode pads 6 is upwardly positioned.

10

15

In other words, the semiconductor chip 2 is in a bare chip state not encapsulated by resin. The polyimide film 7 may be previously formed on the semiconductor chip 2 during a wafer process for forming the semiconductor chip 2.

Subsequently, the lead frame 11 shown in Fig. 18 is laid on the semiconductor chip 2 on which the polyimide film 7 is laid. The leads 3 (inner lead portions 3a) formed on the lead frame 11 face, in a high accuracy, the electrode pads 6 formed on the semiconductor chip 2. Thus, the position of the lead frame 11 is determined.

After the lead frame 11 is laid in position on the semiconductor chip 2, as mentioned above, a die 28 is lowered to press the lead frame 11 against the semiconductor chip 2, as shown in Fig. 19. The die 28 is equipped with a heating unit. Heat generated from the die 28 is applied to the polyimide film 7 via the lead frame 11.

The polyimide film 7 typically serves as an insulating

member for electrically insulating the semiconductor chip 2 and lead frame 11 from each other, as in conventional cases.

However, the inventors found the fact that the polyimide film 7 can serve as an adhesive when it is under a certain condition. In detail, where the polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300°C, it can serve as an adhesive when it is heated to a temperature higher than the glass transition point by 100 to 200°C while being

10

15

applied with a pressure of 1 to 10 Kgf/cm<sup>2</sup>.

In view of the above mentioned fact, the polyimide film of is heated to a temperature higher than the glass transition point by 100 to 200°C by the heater equipped in the die 15 upon bonding the semiconductor thip 2 and lead frame 11 to each other while being applied with a pressure of 1 to 10 Kgf/cm<sup>2</sup> by the die 28 in accordance with the present invention. Accordingly, the polyimide film 7 can serve as an adhesive. Thus, it is possible to bond the semiconductor thip 2 and lead frame 11 to each other by means of the polyimide film 7.

In accordance with the above mentioned configuration, it is unnecessary to use a separate adhesive for bonding the semiconductor chip 2 and lead frame 11 to each other, as compared to conventional cases using a polyimide film.

- Accordingly, it is possible to achieve a reduction in costs and a reduction in the number of processing steps used in the fabrication of the semiconductor device 1. Fig. 20 illustrates a state in which the semiconductor chip 2 and lead frame 11 are bonded to each other by the polyimide film 7.
- Although the bonding between the semiconductor chip 2 and lead frame 11 is achieved in accordance with the bonding method using the polyimide film 7, it may be achieved using other methods. For example, the bonding between the semiconductor chip 2 and lead frame 11 may be achieved using a method in which an adhesive is applied to both surfaces of the polyimide film

10

15

20

25

interposed between the semiconductor chip 2 and lead frame II, as in conventional cases. Where this method is used, it is unnecessary to carry out a temperature control and a pressure control for the polyimide film. Accordingly, the bending process is simply achieved.

After the semiconductor chip 2 and lead frame 11 are bonded to each other in accordance with the bonding process, a connecting process is carried out to electrically connect the leads 3 formed on the lead frame 11 to the electrode pads 6 formed on the semiconductor chip 2 by means of wires 8, respectively.

Fig. 21 illustrates a process for mounting each wire (for example, a gold wire) 8 between the bonding pad 27 (Fig. 16) formed on an associated one of the leads 3 and an associated one of the electrode pads 6 using capillaries 29. As well known, it is desirable for each wire 8 to be short in terms of an improvement in the electrical characteristics of the semiconductor device 1. On the other hand, in terms of a miniaturization and thinness of the semiconductor device 1, it is desirable for each wire 8 to have a low roof.

For this reason, it is preferred that a low-roof bonding process be used in mounting the wires 8. For such a low-roof bonding process, a variety of methods are known. For example, a method may be used in which each wire 8 is bonded at one end thereof to an associated one of the electrode pad 6 formed on

the semiconductor chip 2 and then bonded at the other end thereof to an associated one of the leads 3 by upwardly moving the capillary 29 associated with the other end of the wire 8, and then horizontally moving the capillary 29. A method called a "reverse stamping method" may also be used.

Since the leads 3 and electrode pads 6 are electrically connected together in accordance with the wire bonding process, it is possible to achieve the connecting process in an easy fashion and in a high accuracy. The shaping and connection of each wire 8 between the associated lead 3 and electrode pad 6 can be carried out within a certain degree of freedom. Fig. 22 illustrates the state of each wire 8 mounted between the associated lead 3 and electrode pad 6 after the connecting process is conducted.

20 After the leads and electrode pads 6 are electrically connected together in accordance with the connecting process, a resin encapsulating process is carried out to form a resin encapsulate 4 at a desired portion of the semiconductor chip 2. This resin encapsulating process will now be described in conjunction with Figs. 23 to 25.

Fig. 23 illustrates a state in which the semiconductor chip 2 mounted with the lead frame 11 and wires 8 is loaded in a mold 30. The mold 30 includes an upper mold 31 and a lower mold 32. The lead frame 11 is clamped between the upper and lower molds 31 and 32. Thus, the semiconductor chip 2 is mounted in

the mold 30.

5

10

15

20

25

The upper mold 31 is configured to come into contact with the protrusions 9 and the cradles 33 of the lead frame 11 in a loaded state of the semiconductor chip 2. Since the protrusions 9 have the same height as the cradles 33, the upper mold 31 maintains a flat plate shape. The lower mold 32 has a cavity defined with a space at each side of the semiconductor chip 2 loaded in the lower mold 32. The lower surface of the semiconductor chip 2 is in contact with the lower surface of the cavity 33.

Since the upper mold 31 used in the resin encapsulating process has a flat plate shape, and the cavity 33 defined in the lower mold 32 has a simple structure, it is possible to reduce the costs taken in the manufacture of the mold 30. Accordingly, a reduction in the costs taken in the fabrication of the semiconductor device 1 can be achieved.

Fig. 24 illustrates a state in which a resin encapsulate.

4 (indicated by a number of small dots) is molded in the mold.

30. As the resin encapsulate 4 is molded in the mold 30, the peripheral surface of the semiconductor chip 2 except for its upper surface (viewed as a lower surface in Figs. 23 to 25).

contacting the lower mold 32 is encapsulated by the resin encapsulate 4. The leads 3 and wires 8 mounted to the lower surface of the semiconductor chip 2 are also encapsulated by the resin encapsulate 4. Also, each protrusion 9 except for its

10

portion contacting the upper mold 31 is encapsulated by the resin encapsulate 4.

Fig. 25 illustrates a state in which the semiconductor chip 2 encapsulated by the resin encapsulate 4 is unloaded from the mold 30. As shown in this figure, the upper surface Ia of the semiconductor chip 2 is exposed from the resin encapsulate 4. Accordingly, it is possible to effectively dissipate heat generated from the semiconductor chip 2 at the exposed upper surface 2a. The end 9a of each protrusion 9 is also outwardly exposed from the resin encapsulate 4. Accordingly, the end 9a can be used as an outer connecting terminal.

A semiconductor device is obtained by cutting the lead frame 11 from the structure shown in Fig. 25 along portions indicated by a dotted line in Fig. 25. Although this semiconductor device can achieve the same effect as the 15 semiconductor device shown in Fig. 1, 11 exhibits a degradation in the mounting efficiency thereof to the circuit board 10 because the end 9a of each protrusion 9 serving as an outer connecting terminal is substantially flush with the surface of the resin encapsulate 4, as shown in Fig. 25. To this end, in accordance with the illustrated embodiment, a bump forming process for forming a bump 5 on the end 9a is conducted after completion of the resin encapsulating process. Hereinafter, the bump forming process will be described in conjunction with Figs. 25 26 to 30.

In the bump forming process, the semiconductor only I encapsulated by the resin encapsulate 4 is subjected to a homing process at the entire surface thereof, as shown in Fig. 26. By this homing process, a resin layer existing on the end Pa of each protrusion 9 is completely removed, there causing the end Sa to be completely exposed. After completion of the noming process, the semiconductor chip 2 encapsulated by the resin encapsulate 4 is immersed in a solder bath 34, thereby causing the end 9a of each protrusion 9 to be plated by solder. The placed solder film is denoted by the reference numeral 35. The solder used in the solder plating process may be one having a composition of Pb : Sn = 1 : 9. Fig. 28 shows a state in which a solder film 35 is formed on the end 9a of each protrusion 9 in accordance with the solder plating process.

15 After completion of the above mentioned solder plating process, a bump 5 is formed on the end 9a of each protrusion 9 formed with the solder film 35. The formation of the bump 5 may be carried out using various methods. For example, a conventional bump forming method capable of effectively and easily forming bumps 5 may be used. Fig. 29 shows a state in which bumps 5 are formed on the ends 9a of the protrusions 9, respectively.

After the formation of the bump 5 on the end %a of each protrusion 9, a process for cutting the lead frame 11 at positions indicated dotted lines in Fig. 29 is carried out.

10

After the cutting process is completed, a semiconductor device I shown in Fig. 30 is obtained. Prior to the process for cutting the lead frame 11, the portions of the lead frame 11 to be out may be subjected to a half-etching process in order to allow the cutting process to be more easily conducted.

A testing process is then conducted for the semiconductor device 1 fabricated as mentioned above, in order to determine whether or not the fabricated semiconductor device 1 operates normally. Figs. 31 to 33 illustrate different testing methods for the semiconductor device 1, respectively. The testing method shown in fig. 31 uses a socket 36 having a configuration for mounting the bumps 5. In accordance with this testing method, a test such as a burning test is conducted in a state the semiconductor device 1 is mounted on the socket 36.

The testing method shown in Fig. 32 is a method for testing the semiconductor device 1 using probes 37. The semiconductor device 1 has a structure in which the end of each lead 3 is exposed from the side surface of the resin encapsulate 4. In view of this structure of the semiconductor device 1, the testing method is adapted to test the semiconductor device 1 using the probes 37 contacting the leads 3 exposed from the resin encapsulate 4. In accordance with this testing method, it is possible to conduct the testing process even after the semiconductor device 1 is mounted on the circuit board 10.

25 Fig. 33 illustrates a mounting process for mounting the

10

15

20

semiconductor device 1 on the circuit board 10. The process for mounting the semiconductor device 1 on the directit board 10 can be achieved using a variety of well-known methods. For instance, an infrared reflow method may be used. In accordance with this infrared reflow method, each pump 5 formed on the semiconductor device 1 is temporarily fixed to an associated one of electrode portions 38 formed on the directit board 10 suing a paste. The bump 5 is then melted by an infrared reflow furnace arranged over the semiconductor device 1, thereby causing it to be bonded to the associated electrode portion 36.

Now, examples modified from the above mentioned semiconductor device fabrication method will be described.

Figs. 34 to 37 illustrate modified structures of the protrusions 9, respectively. Figs. 34A and 34B illustrate a protrusion 9A having a circular column shape, respectively. Also, Fig. 34C illustrates a protrusion 9B having a square column shape. That is, the protrusion may have various planar shape, as in the protrusions 9, 9A, and 9B. The protrusion can have an optional shape in accordance with the bonding characteristics of the bump 5 and the shape of the electrode portion 3B formed on the circuit board 10. For example, the protrusion 9, 9A or 9B is formed using an etching method, it can have a desired planar shape by appropriately selecting the shape of the mask 13 arranged at the protrusion forming region 14 shown in Fig. 6.

The protrusion may also have a structure provided with a

. 10

: 5

round recess at the upper surface thereof, as in the protrusion 9C shown in Fig. 35(A). Also, the protrusion may have a structure provided with a lump at a central portion of the upper surface thereof, as in the protrusion 9D shown in Fig. 35B. The protrusion may also have a structure provided with a rectangular recess at a central portion of the upper surface thereof, as in the protrusion 9E shown in Fig. 35C. In all the protrusions 9C to 9E, it is possible to obtain an increased protrusion surface area resulting in an improvement in the bondability to the bump 3. Furthermore, the protrusions 9C to 9E are adapted to be fixed to the lead 3 at a desired protrusion forming region.

Referring to Fig. 35D, a protrusion SF is illustrated which is formed in accordance with a direct plastic deformation of the lead 3 by a pressing process. In this case, the protrusion SF can be easily formed using a desired process such as a pressing process. However, this method has a problem in that the protrusion SF cannot have a height more than a limitation for the plastic deformation.

Referring to Fig. 36, a protrusion 9G is illustrated

which is formed by forming a stud bump at a desired protrusion forming region in accordance with a wire bonding technique.

Fig. 36A illustrates a method for forming the protrusion 9G whereas Fig. 36B illustrates, in an enlarged scale, the protrusion 9G.

25 Where the protrusion 9G is formed to have a stud bump

shape in accordance with a wire bonding technique, it is possible for the protrusion 9G to be formed at an optional position. The protrusion 9G serving as an outer connecting terminal can also be easily formed at a desired position. The formation of the protrusion 9G can be achieved simultaneously with the mounting of the wires 9 conducted in the connecting process included in the semiconductor device fabrication process. Thus, the entire fabrication process is simplified.

The height of the protrusion 9G can be optionally set by
vertically overlapping a plurality of stud bumps together.
Referring to Fig. 37A, a protrusion 9H is illustrated which is
formed by vertically overlapping three stud bumps together. In
this case, the protrusion 9H has an increased height, as
compared to the protrusion 9G of Fig. 36B constituted by one
stud bump.

Another method for increasing the height of the protrusion is illustrated in Fig. 37B. In accordance with the method of Fig. 37B, a conductive member 41 having a plug shape is fixed to the lead 3 by means of a conductive adhesive. A stud bump 42 is then formed on the conductive member 41, as shown in Fig. 37C, so that the overlapping conductive member 41 and stud bump 42 cooperate to form a protrusion 91. In this case, the height of the protrusion 91 is determined by the height of the conductive member 41. Accordingly, the height of the protrusion 91 can be optionally set by using a plug-shaped

20

conductive member having a diverse size for the plug-shaped conductive member 41.

fig. 36 illustrates a modified bonding process. Although the semiconductor chip 2 and lead frame II are bonded together using the polyimide film 7 serving as an adhesive under a certain condition in accordance with the above mentioned embodiment, as shown in Figs. 16 to 20, they may be bonded together using a tape-shaped adhesive 45 in place of the polyimide film 7.

The tape-shaped adhesive 45 may be formed not only at the upper surface of the semiconductor chip 2, but also at the lower surface of the lead frame 11, as shown in Fig. 38.

Alternatively, the tape-shaped adhesive 45 may be formed only at the lower surface of the lead frame. Furthermore, the distribution range of the tape-shaped adhesive 45 may be freely set in so far as it is within a range indicated by the arrow X in Fig. 38, except for the region where the electrode pads 6 are formed. In addition, it is necessary for the tape-shaped adhesive 45 to be an insulating adhesive because the semiconductor chip 2 and lead frame 11 should be electrically insulated from each other.

Figs. 39 to 42 illustrate modified embodiments of the connecting process, respectively. Although the wires 8 are used for the connection between the electrode pads 6 and the leads 3 in accordance with the above mentioned embodiment, as shown in

. 10

15

20

Figs. 21 and 22, a direct lead-bonding method is used to directly bond the electrode pads and leads 3 together in accordance with the modified embodiments of Figs. 39 to 42.

In the embodiment of Figs. 39 and 40, each lead 3 is directly bonded to an associated one of the electrone page of using a bonding tool 46 connected to, for example, an ultrasonic vibrator. In this configuration, however, the electrode pad 6 may be damaged by the bonding tool 46 vibrating at an ultrasonic frequency. In the embodiment of Figs. 41 and 42, a stud bump 47 is mounted on each electrode pad 6. The stud bump 47 is then melted by a heating unit 48 in a state in which it comes into contact with the lead 3, thereby causing the electrode pad 6 to be connected to the lead 3. In accordance with this connecting method, there is no damage to the electrode pad 6. An improvement in the reliability of the connecting process is also achieved.

In accordance with the connecting processes of Figs. 39 to 42, it is possible to achieve a reduction in electrical resistance, as compared to a configuration in which the connection between the electrode pads 6 and the leads 3 is provided by the wires 8. Accordingly, an improvement in the electrical characteristics of the semiconductor device 1 is achieved. The semiconductor device 1 also cope with a high-speed semiconductor chip.

Figs. 43 and 44 illustrated a modified embodiment of the

resin encapsulating process. In the above mentioned embodiment, the bottom surface of the cavity defined in the lower mold 32 included in the mold 30 is in direct contact with the upper surface 2a of the semiconductor chip 2. The upper surface 1a of the semiconductor chip 2 is not encapsulated by the resin encapsulate 4 so that it serves as a surface for improving the heat dissipation characteristics.

Under strict environment, for example, high-temperature environment, the semiconductor device 1 may require a temperature resistance rather than the heat dissipation characteristics. In such a case, it is necessary to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4. Referring to Figs. 43 and 44, a,mold 50 is illustrated which is configured to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4.

In detail, a cavity 52 defined in a lower mold 51 is spaced apart from the peripheral surface of the semiconductor chip 2 at its side surface, as shown in Fig. 43. Accordingly, when the resin encapsulate 4 is molded in the mold, the semiconductor chip 2 is completely encapsulated by the resin encapsulate 4, as shown in Fig. 44. The formation region of the resin encapsulate 4 encapsulating the semiconductor chip 2 can be optionally set by appropriately varying the shape of the cavity 33 or 52 of the mold 30 or 50.

Where the upper mold 31 has a recess for mounting the

protrusion 9 formed on each lead 3 therein, it is possible to obtain a semiconductor device 60 in which the protrusion 9 is greatly protruded from the resin encapsulate 4, as shown in Fig. 45. The semiconductor device 60 shown in Fig. 45 exhibits an improved mounting efficiency to the circuit board 10 because the protrusion 9 is greatly protruded from the resin encapsulate 4. . Also, it is unnecessary to form the bumps 5, as in the above mentioned embodiments. Accordingly, it is possible to simplify the fabrication process for the semiconductor device 60.

10

20

25

## [EFFECTS OF THE INVENTION]

As apparent from the above description, various effects are obtained in accordance with the present invention.

In accordance with the invention of claims 1 and 2, it is 15 possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device which achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is

formed on each protrusion. Accordingly, it is possible to
achieve an easy connection of the semiconductor device to the
circuit board, as compared to the case in which the protrusion
is directly mounted on the circuit board. In accordance with
the invention of claim 7, the leads and semiconductor chip are
bonded together by maintaining the polyimide film at a certain

15

20

. 25

temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range. In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process.

In accordance with the invention of claim 10 and 11, the lead pitch of the outer lead portions is less than the lead

.10

15

20 -

pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12 and 13, it is possible to easily form leads of a small pitch integrally formed with protrusions. In accordance with the invention of claim 14, the lead pattern forming process and the protrusion forming process are conducted in a separate fashion.

Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.